

**МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ  
СУМСЬКИЙ ДЕРЖАВНИЙ УНІВЕРСИТЕТ**

**КАФЕДРА ЕЛЕКТРОНІКИ І КОМП'ЮТЕРНОЇ ТЕХНІКИ**

**ПОЯСНОВАЛЬНА ЗАПИСКА**

**ДО КВАЛІФІКАЦІЙНОЇ РОБОТИ МАГІСТРА**

**НА ТЕМУ:**

**СИСТЕМА АУ-ВІДНОВЛЕННЯ ДВІЙКОВОЇ ІНФОРМАЦІЇ**

**ЗАВДУВАЧ КАФЕДРИ**

**А.С. ОПАНАСЮК**

**КЕРІВНИК РОБОТИ**

**І.А. КУЛИК**

**КОНСУЛЬТАНТ**

**ПО ЕКОНОМІЧНІЙ ЧАСТИНІ**

**О.М. МАЦЕНКО**

**РОЗРОБИВ СТУДЕНТ ГР. ЕС.М-91**

**О.В. ПИСАНИЙ**

**СУМИ 2020**

# СУМСЬКИЙ ДЕРЖАВНИЙ УНІВЕРСИТЕТ

Факультет

Електроніки та інформаційних технологій

Кафедра

Електроніки і комп'ютерної техніки

Спеціальність

171 Електроніка

Освітня програма

Електронні системи та компоненти

ЗАТВЕРДЖУЮ

Зав. кафедрою Опанасюк А.С.

"\_\_" \_\_\_\_\_ 2020 р..

## ЗАВДАННЯ

на кваліфікаційну роботу магістра студентіві

1 Тема проекту (роботи) Система AV-відновлення двійкової інформації

затверджена наказом по університету "\_\_\_" \_\_\_\_\_ 202\_\_ р. № \_\_\_\_\_

2 Термін здачі студентом закінченої проекту (роботи) \_\_\_\_\_

3 Вихідні дані до проекту (роботи) \_\_\_\_\_

4 Зміст розрахунково-пояснювальної записки (перелік питань, що належить розробити) 1. Огляд літератури та поставлення задачі проектування. 2. Наукова-дослідна частина. 3. Вибір та обґрунтування алгоритму функціонування та структурної схеми системи. 4. Розробка функціональної схеми блоків системи. 5. Вибір елементної бази та розробка принципових електричних схем блоків.

5 Перелік графічного матеріалу (з точним зазначенням обов'язкових креслень)

1. Схема алгоритму функціонування. 2. Схема електрична структурна. 3. Схема електрична функціональна. 4. Схема електрична принципова

6 Консультанти по проекту (роботі), із зазначенням розділів проекту, що стосуються їх

Розділ	Консультант	Підпис, дата	
		Завдання видав	Завдання прийняв
Економічна частина	МАЦЕНКО О.М.		

7 Дата видачі завдання \_\_\_\_\_

Керівник \_\_\_\_\_

Завдання прийняв до виконання \_\_\_\_\_

### КАЛЕНДАРНИЙ ПЛАН

№ п/п	Назва етапів дипломного проекту (роботи)	Термін виконання етапів проекту (роботи)	Примітка
1	Огляд літератури та поставлення задачі проектування	04.11.20-11.11.20	
2	Вибір та обґрунтування алгоритму функціонування та структурної схеми системи	12.11.20-16.11.20	
3	Науково-дослідна частина	17.11.20-25.11.20	
4	Розробка функціональної схеми блоків системи	26.11.20-01.12.20	
5	Вибір елементної бази та розробка принципових електричних схем блоків	02.12.20-14.12.20	
6	Економічна частина	15.12.20-18.12.20	

Студент-дипломник \_\_\_\_\_

Керівник проекту (роботи) \_\_\_\_\_

" \_\_\_ " \_\_\_\_\_ 2019 р.

## РЕФЕРАТ

Пояснювальна записка: стор.67, 13 рис., 5 табл., 6 додатки, 9 схеми

Об'єкт дослідження — Система AV-відновлення двійкової інформації

Мета роботи — розробка та дослідження роботи AV-відновлення. Розробка функціональної схеми блоків системи. Розробка принципіальної схеми блоків системи.

Результати — розроблено алгоритм та зібрано функціональну систему забезпечення. Розроблено функціональну схему блоків системи. Розроблено принципіальні схеми блоків системи. Проведено економічні розрахунки собівартості системи.

Ключовими словами даного документа стали:

Стиснення, мікропроцесор, мікропроцесорна система, відновлення, блок.

# ЗМІСТ

Введення.....	2
1. Огляд літератури та постановка завдання проектування.....	4
1.1 Класифікація та порівняльна оцінка методів сжаття двійкової інформації.....	4
1.2 Критерії оцінки методів та алгоритмів стиснення двійкової інформації.....	12
1.3 Способи практичної реалізації методів стиснення двійкової інформації.....	17
1.4	
Висновки до огляду літератури.....	22
2. Науково-дослідна частина.....	23
2.1 Синтез структури системи адресно-векторного стиснення.....	23
2.1.1 Структура пристрою пам'яті на основі адресно-векторного коду для підсистем зберігання даних АСУ.....	23
2.2 Структури пристроїв адресно-векторного кодування для підсистем збору та передачі даних АСУ.....	29
2.3 Опис методу АВ стиснення та відновлення інформації.....	33
2.4. Розробка структурної схеми декодування інформації.....	36
3. Вибір та обґрунтування алгоритму функціонування та структурної схеми...39	
3.1.1 Загальні алгоритми адресно-векторного стиснення і відновлення двійковій інформації.....	39
4. Розробка функціональної схеми АВ відновлення двійкової інформації.....	45
4.1 Розробка функціональної схеми системи.....	45
4.1.1 Центральний процесорний блок.....	47
4.1.2 Блок пам'яті.....	47
4.1.2.1 Блок оперативної пам'яті.....	47
4.1.2.2 Блок постійної пам'яті.....	47
4.1.3 Блок перешкод.....	48
4.1.4 Буферний блок.....	48

4.2 Структурна схема блоків відповідальних за декодуючи та кодуєчи частини системи.....	49
5. Вибір елементної бази та розробка принципів електричних схем блоків..	50
5.1.1 Вибір елементної бази.....	50
5.1. Розробка принципової схеми блоків ПЗП.....	50
5.2 Розробка принципової схеми пристрою фазування по циклу.....	51
5.3 Розробка принципової схеми декодеючої системи.....	52
5.4 Розробка принципової схеми системи керування.....	53
6. Техніко - економічна частина.....	55
6.1 Розрахунок собівартості виготовлення системи.....	55
Список літератури.....	60
Додаток 1.....	62
Додаток 2.....	63



Для цього розглянемо такий процес як стиснення інформації, а також розглянемо декілька із її видів і один із них детальніше.

Стиснення - це процес перекодування інформації, в результаті якого зменшується обсяг файлу.

					<i>ЕліТ 8.171.00.10.314 ПЗ</i>	<i>Лист</i>
						3
<i>Зм.</i>	<i>Лист</i>	<i>№ докум.</i>	<i>Підпис</i>	<i>Дата</i>		



# 1. ОГЛЯД ЛІТЕРАТУРИ ТА ПОСТАНОВКА ЗАВДАННЯ ПРОЕКТУВАННЯ

## 1.1 Класифікація та порівняльна оцінка методів сжаття двійкової інформації

Для початку розглянемо основні методи стиснення та відновлення будь-якої (текст, зображення, файл, тощо) інформації.

1. Стиснення без втрати даних або 'повністю оборотне стиснення' засноване на методі розділення вихідного файлу, на невеликі частини і відновлення цих частин у вихідний файл при розпакуванні архіву. При цьому не відбувається втрата якості даних.

До стиснення без втрати даних відносяться такі види[1.2.3] :

- Кодування довжин серій - проста схема, що дає гарне стиснення даних, які містять багато значень, що повторюються

- LZW - використовується в gif.
- Deflate - використовується в gzip,
- LZMA - використовується в 7-zip.
- Free Lossless Audio Codec - FLAC
- Meridian Lossless Packing - MLP
- Monkey's Audio - Monkey's Audio APE
- OptimFROG
- RealPlayer - RealAudio|Lossless
- JPEG-LS
- JPEG 2000 - (в режимі стиснення без втрат)
- LOCO-I
- AV – адресно-векторне стиснення
- Та інші

					ЕЛІТ 8.171.00.10.314 ПЗ	Лист
Зм.	Лист	№ докум.	Підпис	Дата		4

## 2. Стиснення з втратою даних.

Стиснення зі втратами зазвичай застосовується для зменшення обсягу звукової, фото- й відеоінформації і, як показує практика, для такого роду інформації це набагато вигідніше, але чим більша втрата даних при стисненні, тим помітніші в стиснених даних стають артефакти.

До стиснення з втратою даних відносяться такі види :

- Зниження глибини кольору
- Метод головних компонент
- Фрактальное стиснення
- Стиснення на основі провісників
- H.263
- H.264
- H.265
- Ogg Theora
- Sorenson video codec
- VC-1
- Та інші

Всі представлені методи стиснення відрізняються способом їх реалізації

					ЕЛІТ 8.171.00.10.314 ПЗ	Лист
Зм.	Лист	№ докум.	Підпис	Дата		5

## Розглянемо по одному з видів

Першим розглянемо метод стиснення з втратами

### Ogg Theora


Theora[4.5] - вільний відеокодек, розроблений Фондом Xiph.Org як частина їхнього проекту Ogg. Метою цього проекту є інтеграція відеокодека On2 VP3, аудіокодека Vorbis і мультимедіаконтейнера Ogg в одне мультимедійне рішення, на зразок MPEG-4. Є аналогом кодеків MPEG-4 (таких, наприклад, як Xvid, DivX і H.264), RealVideo, Windows Media Video та інших.

Theora є форматом стиснення відео з втратами, заснованим на кодеку On2 VP3. Стислий в цьому форматі відео може бути збережено в будь-якому зручному медіаконтейнера. На 2007 рік для цієї мети найчастіше використовується контейнер Ogg в поєднанні зі звуком у форматі Ogg Vorbis.



Логотип компанії

Рисунок 1.1



Логотип формату стиснення

Рисунок 1.2

На відміну від платних для комерційного використання поширених аналогів (MPEG-4, MP3), комбінація з контейнера Ogg, відео в Theora і звуку в Ogg Vorbis є повністю відкритим, вільним в ліцензійному відношенні мультимедіаформатом

Theora видає кадри не у вигляді звичних для відеокарт RGB-даних, а використовує формат колірного змішування YUV, так як людське око краще розрізняє яскравість, ніж різниця кольорів.

Theora має три масиви для кадру: якщо в RGB дані трьох «по сусідству» байт відповідають за колір одного пікселя, то Theora має окремі три масиви для кожного кадру: чорно-білий, синій і червоний. При використанні формату YUV420 другий і третій кадри мають розмір в чотири рази менше, ніж перший. Наприклад, якщо перший кадр 1280x720, то другий і третій - 640x360..

										Лист
Зм.	Лист	№ докум.	Підпис	Дата						6

Встановлений на таких відео-вмістких та відео-відворюючих платформах

-VLC Media Player

-Плагіни Xiph для реального програвача / продюсера;

-Компоненти Quicktime для Quicktime 6 та Quicktime 7 - модулі QuickTime та Macintosh OS X;

-Mplayer;

-SMPlayer;

-CorePlayer;

-Cortado;

-Mozilla Firefox;

-Opera;

-Google Chrome;

					ЕЛІТ 8.171.00.10.314 ПЗ	Лист
Зм.	Лист	№ докум.	Підпис	Дата		7

## Другий розглянений кандидат

З виду методів стиснення без втрат.

А так як нас цікавлять методи без втрат, ми його розглянемо більш детально з різних сторін і різних векторів його розуміння. І так розглянемо один із швидкодійних методів стиснення Адресно-векторне стиснення [6], а так як це метод без втрат той відновлення.

І так як він займає гідне місце серед методів стискаючого кодування, за рахунок високої швидкості перетворення даних і простотою реалізації. А-В кодування полягає у переході від методу векторного до адресного кодування в залежності від числа  $k$  двійкових одиниць у  $n$ -розрядному слові.

Такий перехід здійснюється відповідно до системи нерівностей:

$$\begin{cases} 0 \leq k < a - 1 \\ n - a + 1 < k \leq n \end{cases} \quad (1.1)$$

Де у нас  $a = \frac{n}{\lfloor \log_2 n \rfloor}$

У імовірнісному вигляді дана система нерівностей - умов стиснення - представляється в такий спосіб :

$$\begin{cases} 0 \leq p < \frac{1}{\lfloor \log_2 n \rfloor} - \frac{1}{n} + \frac{\gamma}{n} \\ 1 - \frac{1}{\lfloor \log_2 n \rfloor} + \frac{1}{n} - \frac{\gamma}{n} < p \leq 1 \end{cases} \quad (1.2)$$

де  $p$  - ймовірність появи двійковій одиниці;

$\gamma$  - допустиме задане відхилення випадкової величини  $k$  одиниць від математичного очікування.

Із отриманої системи впливає, що метод адресно- векторного стиснення також є "чутливим" до зміни параметрів джерела інформації, що генерує стискувані двійкові дані. Вихід значення  $p$  за зазначені області знижує коефіцієнт стиснення до одиниці.

Існуючі на сьогоднішній день алгоритми адресно-векторного стиснення є статичними з точки зору граничних значень умов стиснення, що обмежує їх застосування.

Таким чином, актуальною є задача розробки динамічних процедур і на їх основі динамічних алгоритмів адресно-векторного стиснення, які володіли б здатністю підлаштовуватися під змінне джерело інформації.

									Лист
Зм.	Лист	№ докум.	Підпис	Дата					8

Як показують наші системи нерівностей одним з реальних способів для адаптації алгоритмів адресно-векторного стиснення є зміна довжини п стискаючих послідовностей.

Також хотілося б підмітити таку деталь як те що алгоритми стиснення без втрат не можуть гарантувати стиснення для усіх видів вхідних даних. Іншими словами, для будь-якого алгоритму стиснення без втрат, існує такий набір вхідних даних, які не зменшуються після обробки алгоритмом, а навпаки — збільшуються. Це було доведено раніше<sup>[4]</sup>.

Будь-який алгоритм, що робить деякі файли меншими, повинен робити деякі файли більшими, але не обов'язково, що вони стануть *дуже* великими. Практично використовуються алгоритми, що забезпечують собі механізм «виходу», що зупиняє кодування файлів, які можуть стати більшими після дії стиснення. Теоретично, один лиш додатковий біт потрібен, щоб сказати декодеру, що кодування вимкнене для усіх вхідних даних; проте, більшість кодувальних алгоритмів використовують більше ніж один повний байт для цієї цілі. Наприклад, файли стисненні алгоритмом DEFLATE ніколи не збільшуються більше ніж на 5 байтів на 65 535 байтів вхідних даних.

Фактично, якщо ми розглядаємо усі рівноймовірні (тобто такі, чиє існування можливе з однаковою ймовірністю) файли довжини  $N$ , тоді для будь-якого стиснення без втрат, що зменшує розмір якогось файлу, очікуваний розмір стисненого файлу (в середньому серед усіх можливих файлів довжини  $N$ ) повинен обов'язково бути більше ніж  $N$ . Таким чином, якщо ми нічого не знаємо про властивості даних, що збираємось стискати, нам не варто стискати їх взагалі. Алгоритми стиснення без втрат корисні тільки якщо ми швидше за все стискаємо певні види даних ніж інші; тоді алгоритм повинен бути розроблений для ефективного їх стискання.

Отже, головною думкою є не те, що можливо зробити гірше, а те, що не завжди можна отримати непоганий результат. Тоді під вибором алгоритму звичайно розуміється непрямий вибір підмножини з усіх файлів, що стануть корисно меншими. Це теоретична причина для того, що ми маємо мати різні алгоритми для різних видів даних: не існує такого алгоритму, що був би хорошим для будь-якого файлу.

«Трюк», що дозволяє алгоритмам стиснення без втрат (при використанні на даних для яких вони були спроектовані) послідовно стискати файли до меншого розміру, є те, що файли, для яких алгоритми спроектовані діяти,

мають деяку форму легко змодельованої надмірності, яку алгоритм повинен видаляти, таким чином зменшуючи їх розмір внаслідок цієї надмірності. Алгоритми в цілому цілком конкретно налаштовані на конкретний вид файлу: наприклад, програми для стиснення аудіо не працюють на текстах і навпаки.

Зокрема, файли, що складаються з випадкових даних, не можуть бути успішно стиснені ні одним із розумних алгоритмів: дійсно, результат такої дії використовується для визначення концепції випадковості в теорії алгоритмічної складності.

Доведено, що неможливо створити алгоритм, який міг би стискати без втрат будь-які дані. Втім, впродовж років компанії заявляють про досягнення «досконалого стиснення», при якому довільне число  $N$  випадкових біт можуть завжди бути стиснені до  $N - 1$  біт. Ці заяви можуть бути надійно відкинені навіть без поглиблення у деталі реалізації схеми їх роботи. Ці алгоритми не можуть існувати через суперечність з основними законами математики, бо якщо такий алгоритм існує, він міг би використовуватись циклічно для стиснення даних до нульової довжини. З цієї причини, нібито досконалі алгоритми часто глузливо називають «магічними».

З іншого боку, було доведено що не існує жодного алгоритму визначення можливості стиснення файлу в сенсі колмогорівської складності. Хоча це можливо для будь-яких конкретних даних, навіть якщо вони здаються випадковими. Вони можуть бути істотно стиснені, навіть включаючи розмір декомпресора. Як приклад можна навести цифри числа  $e$ , що виглядають випадковими, але можуть бути створені дуже маленькою програмою (для пі це пояснюється тим, що його можна уявляти у вигляді нескінченного ряду, що на комп'ютері обчислюється ітеративно). Проте, хоч не може бути визначено, чи конкретний файл нестисливий, проста теорема про нестисливі рядки показує, що більше ніж 99 % файлів будь-якої даної довжини не можуть бути стиснені більше ніж на один байт (включаючи розмір декомпресора).

А так же б хотілося підмітити один із найвідоміших способів стиснення відновлення без втрат – це кодування Хаффмена.

Кодування Хаффмена - один з найбільш відомих методів стиснення даних, який заснований на передумові, що в надлишкової інформації деякі символи використовуються частіше, ніж інші. Як уже згадувалося вище, в російській мові деякі букви зустрічаються з більшою ймовірністю, ніж інші,

					ЕЛІТ 8.171.00.10.314 ПЗ	Лист
Зм.	Лист	№ докум.	Підпис	Дата		10

однак в ASCII-кодах ми використовуємо для представлення символів однакоvu кількість бітів. Логічно припустити, що якщо ми будемо використовувати меншу кількість бітів для часто зустрічаються символів і більше для рідко зустрічаються, то ми зможемо скоротити надмірність повідомлення. Кодування Хаффмена якраз і ґрунтується на зв'язку довжини коду символу з ймовірністю його появи в тексті.

					<i>ЕліТ 8.171.00.10.314 ПЗ</i>	<i>Лист</i>
<i>Зм.</i>	<i>Лист</i>	<i>№ докум.</i>	<i>Підпис</i>	<i>Дата</i>		11



## 1.2 Критерії оцінки методів та алгоритмів стиснення двійкової інформації

### Принципи стиснення даних

В основі будь-якого способу стиснення лежить модель джерела даних, або, точніше, модель надмірності. Іншими словами, для стиснення даних використовуються деякі апріорні відомості про те, якого роду дані стискаються. Не володіючи такими відомостями про джерело, неможливо зробити ніяких припущень про перетворення, яке дозволило б зменшити обсяг повідомлення. Модель надмірності може бути статичною, незмінною для всього, що стискається повідомлення, або будуватися або параметризуватися на етапі стиснення (і відновлення). Методи, що дозволяють на основі вхідних даних змінювати модель надмірності інформації, називаються адаптивними. Неадаптивними є зазвичай вузькоспеціалізовані алгоритми, що застосовуються для роботи з даними, що володіють добре певними і незмінними характеристиками. Переважна частина досить універсальних алгоритмів є в тій чи іншій мірі адаптивними.

Є такі види алгоритмів [7]

1. Поточні та словникові алгоритми. До цієї групи належать алгоритми сімейств RLE (run-length encoding), LZ \* та ін. Особливістю всіх алгоритмів цієї групи є те, що при кодуванні використовується не інформація про частоти символів в повідомленні, а інформація про послідовності, що зустрічалися раніше.

2. Алгоритми статистичного (ентропійного) стиснення. Ця група алгоритмів стискає інформацію, використовуючи нерівномірність частот, з якими різні символи зустрічаються в повідомленні. До алгоритмів цієї групи відносяться алгоритми арифметичного і префіксного кодування (з використанням дерев Шеннона-Фанно, Хаффмана, січних).

В окрему групу можна виділити алгоритми перетворення інформації. Алгоритми цієї групи не виробляють безпосереднього стиснення інформації, але їх застосування значно спрощує подальше стиснення з використанням поточних, словникових та ентропійних алгоритмів.

					ЕЛІТ 8.171.00.10.314 ПЗ	Лист
Зм.	Лист	№ докум.	Підпис	Дата		12

## Критерії стиснення двійкової інформації

### А) Коефіцієнт стиснення [8]

Коефіцієнт стиснення - основна характеристика алгоритму стиснення. Вона визначається як відношення обсягу вихідних незжатих даних до обсягу стислих даних, тобто:

$$k \geq \frac{S_0}{S_0 + 1}$$

Таким чином, чим вище коефіцієнт стиснення, тим алгоритм ефективніше. Слід зазначити:

якщо  $k = 1$ , то алгоритм не виробляє стиснення, тобто вихідна повідомлення виявляється за обсягом рівним вхідному;

якщо  $k < 1$ , то алгоритм породжує повідомлення більшого розміру, ніж нестиснене, тобто, здійснює «шкідливу» роботу.

Ситуація з  $k < 1$  цілком можлива при стисненні. Принципово неможливо отримати алгоритм стиснення без втрат, який за будь-яких даних утворював би на виході дані меншою або рівною довжини. Обґрунтування цього факту полягає в тому, що оскільки число різних повідомлень довжиною  $n$  біт становить рівно  $2^n$ , число різних повідомлень з довжиною меншою або рівною  $n$  (при наявності хоча б одного повідомлення меншої довжини) буде не більше  $2^n$ . Це означає, що неможливо однозначно зіставити всі вихідні повідомлення стисненим: або деякі вихідні повідомлення не матимуть стисненого уявлення, або декільком вихідним повідомленнями буде відповідати одне і те ж стислий, а значить їх не можна відрізнити. Однак навіть коли алгоритм стиснення збільшує розмір вихідних даних, легко домогтися того, щоб їх обсяг гарантовано не міг збільшитися більш, ніж на 1 біт.

Робиться це в такий спосіб: якщо обсяг стиснутих даних менше обсягу вихідних, повертаємо стислі дані, додавши до них «1», інакше повертаємо вихідні дані, додавши до них «0»).

Коефіцієнт стиснення може бути як постійним (деякі алгоритми стиснення звуку, зображення і т. П., Наприклад А-закон,  $\mu$ -закон, ADPCM, усічений блочне кодування), так і змінним. У другому випадку він може бути визначений або для кожного конкретного повідомлення, або оцінений за деякими критеріями:

					ЕЛІТ 8.171.00.10.314 ПЗ	Лист
Зм.	Лист	№ докум.	Підпис	Дата		13



споживчі якості: чим менш вимогливий алгоритм, тим на більш простий, а отже, компактною, надійної і дешевої системі він може бути реалізований.

Так як алгоритми стиснення і відновлення працюють в парі, має значення співвідношення системних вимог до них. Нерідко можна, ускладнивши один алгоритм, значно спростити інший. Таким чином, можливі три варіанти:

Алгоритм стиснення вимагає великих обчислювальних ресурсів, ніж алгоритм відновлення.

Це найбільш поширене співвідношення, характерне для випадків, коли одноразово стислі дані будуть використовуватися багаторазово. Як приклад можна привести цифрові аудіо- і відеопротравачі.

Алгоритми стиснення і відновлення вимагають приблизно рівних обчислювальних ресурсів.

Найбільш прийнятний варіант для ліній зв'язку, коли стиснення і відновлення відбувається одноразово на двох її кінцях (наприклад, в цифровій телефонії).

Алгоритм стиснення істотно менш вимогливий, ніж алгоритм відновлення.

Така ситуація характерна для випадків, коли процедура стиснення реалізується простим, часто портативним, пристроєм, для якого обсяг доступних ресурсів досить критичний, наприклад, космічний апарат або велика розподілена мережа датчиків. Це можуть бути також дані, розпакування яких потрібно в дуже малому відсотку випадків, наприклад запис камер відеоспостереження.

### **Г) Алгоритми стиснення даних невідомого формату**

Є два основні підходи до стиснення даних невідомого формату:

На кожному кроці алгоритму стиснення черговий стискається символ або міститься в вихідний буфер стискає кодера як  $\epsilon$  (зі спеціальним прапором, позначати, що він не був стиснутий), або група з декількох стискаються символів замінюється посиланням на збігається з нею групу з уже закодованих символів. Оскільки відновлення стислих таким чином даних виконується дуже швидко, такий підхід часто використовується для створення саморозпаковуються програм.

Для кожної сжимаємої послідовності символів одноразово або в кожен момент часу збирається статистика її народження в кодованих даних. На основі

					ЕЛІТ 8.171.00.10.314 ПЗ	Лист
Зм.	Лист	№ докум.	Підпис	Дата		15

цієї статистики обчислюється ймовірність значення чергового кодованого символу (або послідовності символів). Після цього застосовується той або інший різновид ентропійного кодування, наприклад, арифметичне кодування або кодування Хаффмана, для подання часто зустрічаються послідовностей короткими кодovими словами, а рідко зустрічаються - довгими.

					ЕЛІТ 8.171.00.10.314 ПЗ	Лист
Зм.	Лист	№ докум.	Підпис	Дата		16



переглянутої частини кодованого повідомлення посиланням на найдовше вхідження ідентичною підрядка в уже закодованої частини.

Зазвичай для прискорення пошуку співпадаючих подстрок і обмеження обсягу необхідної пам'яті область пошуку обмежується певною кількістю останніх символів закодованої частини: така модифікація LZ77 називається LZ77 зі змінним вікном (LZ77 with sliding window).

Алгоритми сімейства LZ в 1.3-1.7 рази поступаються методам статистичного моделювання за якістю стиснення, однак володіють дуже високою швидкістю кодування при порівняно невеликому обсязі необхідної пам'яті.

Величезна перевага алгоритмів сімейства LZ - надзвичайно висока швидкість декодування. Це дозволяє застосовувати їх в тих випадках, коли декодування здійснюється набагато частіше кодування або швидкість декодування дуже важлива (наприклад, при зберіганні даних на CD-ROM, в файлових системах із стисненням і т. Д.).

Велика частина сучасних промислових систем стиснення даних побудовано на основі різних варіантів алгоритму LZ77, протягом багатьох років заслужено вважалися найкращими за співвідношенням швидкості і якості стиснення.

### **Алгоритми стиснення сортуванням блоків**

Алгоритми стиснення сортуванням блоків сімейства BWT / BS, розроблені в 1994р. Барроуз і Вілером, розбивають кодованих послідовність на блоки символів, представляють (оборотним чином) символи кожного блоку так, що з'являється багато повторень одного і того ж символу, а потім стискають перетворені дані будь-яким досить простим способом.

За якістю стиснення вони наближаються до методів статистичного моделювання (поступаючись їм в 1.2-1.3 рази), а за швидкістю - до алгоритмів сімейства LZ, при меншому в порівнянні з методами статистичного моделювання обсязі необхідної пам'яті; швидкість декодування також досить висока.

					<i>ЕЛІТ 8.171.00.10.314 ПЗ</i>	<i>Лист</i>
<i>Зм.</i>	<i>Лист</i>	<i>№ докум.</i>	<i>Підпис</i>	<i>Дата</i>		18

## Методи ентропійного кодування

Як правило, перераховані вище методи стиснення застосовуються не самостійно, а в поєднанні з будь-яким методом ентропії кодування, що заміняє символи їх кодовими словами - рядками нулів і одиниць - так, що більш часто зустрічається символам відповідають коротші слова.

Такі методи кодування відомі з кінця 40-х рр. і добре вивчені. Їх можна розбити на два великі класи: префіксні (методи Хаффмана, Шеннона, Шеннона-Фано) і арифметичні.

### Префіксні коди

Префіксні коди називаються так тому, що жодне кодове слово не є повним початком (т. Е. Префіксом) ніякого іншого слова, що гарантує однозначність декодування.

Відомо багато способів побудови префіксних кодів: коди Шеннона і Шеннона-Фано майже ідеальні, а код Хаффмана - оптимальний серед префіксних кодів.

Так як довжина кожного кодового слова виражається цілим числом бітів, то префіксні коди неефективні на алфавітах малої потужності (2-8 символів) або при наявності символів з дуже великою (понад 30-50%) ймовірністю появи і за якістю стиснення можуть поступатися арифметичним.

Застосування блокових кодів, що кодують не окремі символи, а блоки з  $k$  символів, дозволяє побудова кодів, як завгодно близьких за якістю кодування до арифметичним, однак через поліноміальної складності блочного кодування за розміром блоку і ряду інших причин блокового кодування за розміром блоку і ряду інших причин блокове кодування майже не застосовується на практиці .

Як правило, алгоритми словникового стиснення і стиснення сортуванням блоків використовують для кодування виходу основного алгоритму стиснення коди Хаффмана.

### Арифметичні коди

Арифметичні коди не ставлять явної відповідності між символами і кодовими словами, вони засновані на інших принципах.

Якість арифметичного кодування краще, ніж у посимвольного префіксного кодування, і близько до теоретичного мінімуму та при малій

					ЕЛІТ 8.171.00.10.314 ПЗ	Лист
Зм.	Лист	№ докум.	Підпис	Дата		19



потужності алфавіту, і при дуже нерівномірному розподілі ймовірностей появи символів.

З іншого боку, кодування і декодування арифметичних кодів при досить великій потужності кодованого алфавіту помітно повільніше кодування і декодування префіксних кодів, а різниця в якості стиснення зазвичай незначна; з цих та ряду інших причин в більшості випадків префіксне кодування більш переважне для практичного використання.

Арифметичні коди зазвичай застосовуються в поєднанні з методами статистичного моделювання для кодування символів відповідно до передбаченими можливостями.

					ЕЛІТ 8.171.00.10.314 ПЗ	Лист
Зм.	Лист	№ докум.	Підпис	Дата		20

## 1.4. Постановка завдання проектування

По результатам огляду різноманітних методів стиснення і відновлення двійкових даних можна зробити наступні висновки:

- AV-метод стиснення і відновлення інформації є перспективним з точки зору простоти реалізації, швидкості стиснення і, що особливо важливо, швидкості відновлення;
- з огляду на можливість застосування AV-відновлення на термінальних пристроях з невеликою обчислювальною здатністю, які є досить поширеними в комп'ютерних мережах, різних інформаційних системах і багатоканальних системах зв'язку, буде проводитися розробка електронної системи AV-відновлення двійкових повідомлень;

Розроблювана система AV-відновлення повинна володіти наступними функціональними можливостями і задовольняти наступними технічним вимогам:

- універсальність системи з точки реалізації алгоритмів AV-відновлення, різних протоколів обміну і способів кодового захисту від помилок;
- практична реалізації фазування по циклу при прийманні AV-двійкових послідовностей;
- захист стиснених даних завадостійким кодом при передачі по каналу зв'язку;
- AV-відновлення двійкових послідовностей з 8, 16, 24 і 32 розрядів;
- наявність паралельного і послідовного каналу введення і виведення;
- наявність оперативної пам'яті для зберігання двійкових послідовностей, які відновлюються, обсягом не менше 2 Кбайта;
- наявність постійної пам'яті для зберігання алгоритмів AV-відновлення у програмному вигляді обсягом не менше 2 Кбайта;
- тактова частота синхронізації не менше 2 МГц.

					ЕЛІТ 8.171.00.10.314 ПЗ	Лист
Зм.	Лист	№ докум.	Підпис	Дата		21

## ВИСНОВКИ ДО ОГЛЯДУ ЛІТЕРАТУРИ

Завдяки даному пошуку інформації було знайдено матеріал для підготовки до розробки структурної схеми даної системи та для подальшої розробки механізму роботи системи. Також було проаналізовано алгоритми інших систем стиснення та відновлення інформації. А так же знайдені книжні словники з елементною базою мікропроцесорів та мікроконтролерів.

					ЕЛІТ 8.171.00.10.314 ПЗ	Лист
						22
Зм.	Лист	№ докум.	Підпис	Дата		

## 2. НАУКОВА-ДОСЛІДНА ЧАСТИНА

### 2.1 Синтез структури системи адресно-векторного стиснення

#### 2.1.1 Структура пристрою пам'яті на основі адресно-векторного коду для підсистем зберігання даних АСУ

Продуктивність АСУ в значній мірі визначаються характеристиками знаходиться в її складі підсистеми зберігання даних. Однією з найважливіших характеристик зазначеної підсистеми є ємність запам'ятовуючих пристроїв [12, 13].

У даній роботі розглянемо пам'ять з довільним доступом як найбільш дорогою і часто зустрічається в структурі обчислювальних систем, банків і архівів даних АСУ. У разі розробки постійного пам'яті адресно-векторне стиснення уможливорює іншу структуру пристрою зберігання, розглянуту в роботі [14].

Пропонована структура постійного пам'яті, яка приведена на рис.2.1, дозволяє, з одного боку, виключити пропорційну залежність між складністю інформаційного масиву (іншими словами, ймовірністю р появи логічних одиниць) і обсягом апаратних витрат [15], а з іншого боку, частково знизити надмірність збережених даних [12, 17]. Це досягається шляхом включення в структуру пристрою поряд з блоком векторної пам'яті блоку адресному пам'яті, введення додаткового-котельної адресації за ознакою методу кодування і використання ознаки логічного рівня адрес. В результаті цього загальна ємність пам'яті пристрою, необхідна для зберігання масиву даних, зменшується [14].

У пристрій постійної пам'яті заносяться виконавчі комбінації, для яких заздалегідь відомо число  $k$  логічних одиниць. Згідно нерівності закодуємо запам'ятовуючий інформаційний масив адресно-векторного методом.

					ЕЛІТ 8.171.00.10.314 ПЗ	Лист
Зм.	Лист	№ докум.	Підпис	Дата		23





Залежно від рівня ознаки код вектора послідовно вибирається з блоку 9 векторної пам'яті або з блоку 11 адресному пам'яті.

При підключенні блоку 9 векторної пам'яті сигнал з блоку вибору коду вектора 4 розблокує по синхровході лічильник 6 векторів і замикає перший буферний елемент 12, а через елемент 5 "НЕ" відкриває другий буферний елемент 13, блокує лічильник 7 масивів адрес і лічильник 8 поточного адреси. Через час затримки по сигналу зміни адреси, що надходить з блоку 3 управління, лічильник 6 векторів змінює свій стан і виставляє адресу обраного вектора. Лічильник 6 векторів, кількість станів якого дорівнює числу векторів, закодованих векторних методом, і лічильник 1 молодшого адреси організують адресацію блоку 9 векторної пам'яті. За сигналами дозволу відповідно до адресами лічильника 1 молодшого адреси і лічильника 6 векторів на виході блоку 9 векторної пам'яті з'являється послідовність нулів і одиниць, яка через відкритий другий буферний елемент 13 виводиться на інформаційний вихід пристрою.

При підключенні блоку 11 адресному пам'яті сигналом вже іншого рівня з блоку 4 вибору коду, навпаки, блокується лічильник 6 векторів і відкривається перший буферний елемент 12. І тим же сигналом, але вже через елемент 5 "НІ", розблоковуються по синхровходу лічильник 7 масивів адрес і лічильник 8 поточного адреси і закривається другий буферний елемент 13. При цьому за сигналом зміни адреси змінює свій стан вже лічильник 7 масивів адрес. Лічильник 7 масивів адрес формує двійковий номер вектора, закодованого адресним методом. Відповідно до номером вектора блок 10 ознаки адрес виробляє ознака закодованого рівня обраного вектора. Адресацію блоку 11 адресному пам'яті здійснює лічильник 8 поточного адреси, ємність якого дорівнює загальному числу адрес. За сигналом дозволу згідно стану лічильника 8 поточного адреси на виході блоку 11 адресному пам'яті з'являється номер, який порівнюється блоком 15 порівняння з номером поточного виведеного розряду з лічильника 1 молодшого адреси. Значення біта, що виводиться на вихід через відкритий перший буферний елемент 12, залежить від результату порівняння та значення ознаки рівня. Ця залежність відповідає функції, яка реалізується елементом 14 суми по модулю два. У разі збігу номерів блок 15 порівняння додає одиницю в лічильник 8 поточного адреси, який адресує наступну адресу вектора з блоку 11 адресному пам'яті. При розбіжності номерів лічильник 8 поточного адреси зберігає свій попередній стан.

					ЕЛІТ 8.171.00.10.314 ПЗ	Лист
Зм.	Лист	№ докум.	Підпис	Дата		26























про те, чи була стиснута вихідна комбінація або вона була передана в початковому вигляді.

У разі, коли двійкова послідовність була піддана кодуванню, з вхідного потоку витягаються службові біти заголовка і комбінація в незмінному вигляді надходить на вихід приймача.

У вихідному реєстрі формується нульовий або одиничний вектор на підставі даних другої частини заголовка, довжина якого визначається на підставі інформації, що міститься в двох перших бітах заголовка.

З поля даних послідовно зчитуються адреси елементів. Вони перетворюються з двійкового коду в унітарний код. А далі за допомогою логічної операції АБО накладається на сформований в вихідному реєстрі вектор. Після обробки всіх адрес з поля даних, відновлена інформація надходить на вихід приймача.

Обробка поточної кодової комбінації вважається завершеною і очікується надходження наступної.

## 2.4. Розробка структурної схеми декодування інформації

Під розробкою структурної схеми зазвичай розуміють визначення функціонального складу вхідних в пристрій сполучень блоків (модулів), розрахунок і обґрунтування технічних вимог до вказаних блоків і встановлення необхідних електричних зв'язків між ними. У разі розробки прошивки для мікроконтролерів, структурна схема відображає основні блоки програми і підпрограм, а також встановлюються між ними логічні взаємозв'язки.

Пристрій має забезпечувати прийом кодових комбінацій, їх аналіз, кодування за розробленим раніше алгоритму і видачі обробленого пакета на вихід.

Необхідно розробити структурну схему. Ця схема повинна включати в себе: центральний процесор, блок постійної пам'яті, блок оперативної пам'яті, інтерфейсні блоки, для введення даних і для зв'язку ЦП з зовнішніми пристроями, блок переривань.

Принцип роботи має полягати в наступному. На центральний процесор через інтерфейсний блок виставляється вихідне двійкове слово, і при наявності сигналу готовності зчитується. Після зчитування записується в ОЗУ і на виході з'являється сигнал підтвердження отримання. Після цього

					ЕЛІТ 8.171.00.10.314 ПЗ	Лист
Зм.	Лист	№ докум.	Підпис	Дата		36



Блок оперативної пам'яті - (БОП) - забезпечує тимчасове зберігання інформації.

Шини адреси (ША), даних (ШД), управління (ШУ) суміщені в одну системну шину - являють собою паралельні провідники (у фізичному сенсі), призначені для передачі багаторозрядних цифрових кодів або в двох, або в одному напрямку. Гідність шинних зв'язків - істотне зменшення числа сполучних проводів.

До складу буферного блоку входять два буферних регістра, вони потрібні для поділу сигналів шини даних і шини адреси.

Шинний формувач використовується для підвищення здатності навантаження МП, відповідно підвищуючи ефективність роботи пристрою.

Мультиплексор два в один перетворює сигнали процесора в сигнали читання / запису пам'яті і зовнішніх пристроїв.

Так як наш пристрій здійснює декодування цифровий комбінації яка надходить з каналу зв'язку в послідовному коді, то для її введення використовується послідовний інтерфейс.

Після декодування цифрова комбінація набуде вигляду паралельного коду для виведення якого потрібен паралельний інтерфейс.

Блок переривань служить для реалізації переривання від паралельного інтерфейсу, яке повідомляє процесору про те, що комбінація оброблена і видана в канал зв'язку. Після переривання процесор очищає пам'ять від проміжних даних і дозволяє надходження нової комбінації.

Побудова пристрою на жорсткій логіці для виконання такого завдання не виправдано збільшить апаратні витрати, і як наслідок габарити, масу приладу і енергоспоживання, що є істотним чинником при розробці пристрою. Тому застосування мікропроцесора дозволить підвищити стабільність характеристик і гнучкість проектного системи.



5. Формування вектора  $VZ(a_i)$  адрес логічних нулів і перейти до кроку 7.
6. Формування вектора  $VU(a_i)$  адрес логічних одиниць і перейти до кроку 7.
7. Формування службового слова  $\text{Bin } k$ .
8. Передача адресно-векторного кодового слова  $f_{av}(a_i)$  в вихідний регістр і останов алгоритму.

Блок-схема загального алгоритму АВК приведена на рис. 3.1.

Відповідно до визначення [20, 22, 23], даний алгоритм кінцевий, так як час кодування або число виконуваних операцій обмежена зверху завдовжки п вихідного двійкового слова. Алгоритм АВК має введення у вигляді слова  $(a_i) \in A$  і висновок у вигляді адресно-векторного слова  $f_{av}(a_i) \in B$ . Алгоритм стиснення характеризується визначеністю і ефективністю операцій, оскільки, по-перше, має кінцевим набором досить простих математичних дій, а, по-друге, всі операції проводяться над простими числами.

					<i>ЕліТ 8.171.00.10.314 ПЗ</i>	<i>Лист</i>
<i>Зм.</i>	<i>Лист</i>	<i>№ докум.</i>	<i>Підпис</i>	<i>Дата</i>		40








Рис. 3.2 - Блок-схема загального алгоритму АВД.



Згідно з методом структурного програмування [22, 23] подальша розробка загальних алгоритмів АВК і АВД вважає, що кожен крок має власну систему правил. Подальша алгоритмічна структуризація залежить від вимог, що пред'являються до складності характеристик: числу кроків виконання, довжині програми і обсягом витрачається пам'яті. З точки зору складності та введених обмежень найбільший інтерес представляють підрахунок числа логічних одиниць і формування адрес - кроки 2 і 6 кодуєчого алгоритму і відновлення двійкового вектора за адресами - крок 7 декодуєчого алгоритму.

					ЕЛІТ 8.171.00.10.314 ПЗ	Лист
Зм.	Лист	№ докум.	Підпис	Дата		44

## 4. РОЗРОБКА ФУНКЦІОНАЛЬНОЇ СХЕМИ АВ ВІДНОВЛЕННЯ ДВІЙКОВОЇ ІНФОРМАЦІЇ

### 4.1 Розробка функціональної схеми системи

За структурною схемою, наведеної на рисунку 3.2 побудуємо функціональну схему системи адресно-векторного відновлення даних. Для цього опишемо призначення кожного з блоків структурної схеми. Отже, як вже описувалося вище, проєктована система буде складатися з вище представленої мікропроцесорної системи.

Центральний процесорний модуль є центральним блоком контролера. Він забезпечує управління і синхронізацію роботи всього пристрою, забезпечує прийом, видачу, зберігання і обробку даних. ЦП відповідає за реалізацію алгоритму відновлення даних і коректну роботу системи. У складі центрального процесорного модуля, також, присутній зовнішній резонатор для стабілізації частоти процесора.

Центральний процесор виконує всі логічні і арифметичні операції згідно алгоритму АВ – відновлення даних, зберігаючи проміжні обчислення в блоці БОП.

Для зберігання констант, проміжних даних, коду керуючої програми, результатів обчислень необхідна пам'ять. До складу блоку пам'яті в проєктованому пристрої входить в блок постійної пам'яті (БПП) і блок оперативної пам'яті (БОП). У БПП буде зберігатися код програми, в БОП – вхідні змінні, проміжні дані, результат обчислень. БОП бувають статичного і динамічного типів. Так як обсяг оперативної пам'яті в проєктованому контролері малий, то немає сенсу застосовувати в ньому динамічне БОП. Застосування БОП статичного типу дозволяє вирішити задачу збереження даних в пам'яті – на відміну від динамічного БОП статичну не вимагає циклів регенерації пам'яті. Це дозволяє істотно спростити апаратну частину пристрою.

Для поділу сигналів шини адреси і шини даних застосуються буферний блок. Він складається з двох буферних регістрів. Поява в першому такті машинного циклу на шині першого регістра старшого байта адреси, а на шині другого – молодшого, стробірується сигналом процесора, який використовується для дозволу запису в регістри. При передачі по шині даних цей сигнал відсутній. Таким чином, в регістрах буде записана адреса, а дані

							ЕЛІТ 8.171.00.10.314 ПЗ	Лист
Зм.	Лист	№ докум.	Підпис	Дата				45

будуть передаватися через шинний формувач. До того ж, регістри і шинний формувач виконують функцію збільшення навантажувальної здатності ЦПМ.

Мультиплексор потрібен для комутації сигналів процесора до зовнішніх пристроїв читання-запису (для БОП, БПП, і подібних схем).




Рисунок 4.1 – Схема електрична функціональна системи

ЦП звертається не тільки до пам'яті, але і до зовнішніх пристроїв (пам'ять, 46 оперативний блок), для цього в системі присутній дешифратор адреси. Він складається з логічних елементів і по сигналу процесора здійснюють вибірку пристрою.

При заповненні всіх портів виведення паралельного інтерфейсу даними і їх подальшою передачею в канал зв'язку, виробляється сигнал, який надходить на блок перешкод. У свою чергу блок перешкод обробляє цей сигнал і виробляє переривання яке надходить на вхід процесора, реалізуючи, таким чином, скидання процесора в автоматичному режимі. Після обробки переривання процесор видає команду скидання БОП, буферних регістрів, шинних формувачів, і починається новий цикл обробки кодових комбінацій.

Послідовний інтерфейс служить для організації обміну між зовнішніми пристроями і центральним процесором в послідовному форматі. Цей блок необхідний так як дані на проєктоване пристрій надходять в закодованому, послідовному вигляді. Схема електрична функціональна проєктованого пристрою показана на малюнку 4.1.

І так пройдемося 47одрібніше по кожному блоку даної функціональної схеми.

Ми маємо такі основні блоки при роботі системи : Центральний процесорний блок, Блок постійної пам'яті, Блок оперативної пам'яті, Блок дешифратора, Блок перешкод, Буферний блок .

#### **4.1.1. Центральний процесорний блок**

Відповідає за роботу системи і є центральним блоком контролера. Він забезпечує управління і синхронізацію роботи всього пристрою, забезпечує прийом, видачу, зберігання і обробку даних, відповідає за реалізацію алгоритму відновлення даних і коректну роботу пристрою, виконує всі логічні і арифметичні операції згідно алгоритму АВ – відновлення даних.

#### **4.1.2. Блок пам'яті**

Даний блок застосовується для зберігання всієї інформації системи пристрою і поділяється на два блоки: блок оперативної пам'яті та блок постійної пам'яті.

##### **4.1.2.1. Блок оперативної пам'яті**

Даний блок застосовується для зберігання проміжні дані, результат обчислень.

##### **4.1.2.2. Блок постійної пам'яті**

Даний блок застосовується для зберігання коду програми та зберігання подальшої статичної інформації яка поступає в систему під час виконання операцій.

### 4.1.3. Блок перешкод

Відповідає за обробку сигналів і виробляє переривання яке надходить на вхід процесора, реалізуючи, таким чином, скидання процесора в автоматичному режимі. Після обробки переривання процесор видає команду скидання БОП, буферних регістрів, шинних формувачів, і починається новий цикл обробки кодових комбінацій.

### 4.1.4. Буферний блок

Складається даний блок з двох буферних регістрів. Слідкує за появою в першому такті машинного циклу на шині першого регістра старшого байта адреси, а також на шині другого – молодшого, стробірується сигналом процесора, який використовується для дозволу запису в регістри. При передачі по шині даних цей сигнал відсутній, якщо сигнал присутній то він працює неправильно. Таким чином, в регістрах буде записана адреса, а дані будуть передаватися через шинний формувач. До того ж, регістри і шинний формувач разом виконують функцію збільшення навантажувальної здатності ЦПМ.

					ЕЛІТ 8.171.00.10.314 ПЗ	Лист
Зм.	Лист	№ докум.	Підпис	Дата		48

## 4.2. Структурна схема блоків відповідальних за декодування та кодування частини системи

Структурна схема (рис. 4.2) містить два блоки, пристрій фазування по циклу (ПФЦ) і декодер. ПФЦ складається з пристрою реєстрації ознаки фази, пристрої визначення маркерної комбінації, блоку захисту маркерної комбінації і пристрої управління ПФЦ. Декодер складається з регістра номера блоку, подільника, регістра інформаційних і перевірочних елементів, лічильника зрушень, ключів і пристрої управління декодером.




Рисунок 4.2 - Структурная схема ПЗП (пристрій захисту від похибок).

При появі на вході приймальної частини ПЗП двійковій послідовності включається пристрій реєстрації ознаки фази. Якщо на вхід надходить ознака фази, то включається режим фазування. Пристрій визначення маркерної комбінації і блок захисту маркерної комбінації встановлюють правильність маркера відповідно до алгоритму.

Після встановлення правильності маркера в декодер надходить повідомлення складається з номера блоку, інформаційної та перевіркової частин повідомлення. Номер блоку зберігається в спеціально відведеному регістрі. Інформаційна і перевірна частини повідомлення передаються в пристрій виявлення помилок і декодування.

## 5. ВИБІР ЕЛЕМЕНТНОЇ БАЗИ ТА РОЗРОБКА ПРИНЦИПОВИХ ЕЛЕКТРИЧНИХ СХЕМ БЛОКІВ

### 5.1. Розробка принципової схеми блоків ПЗП

Розглянемо одну із основних частин даної системи на базі елементів блоку даного блоку.

#### 5.1.1 Вибір елементної бази

При виборі елементної бази необхідно врахувати, що нам для передачі даних по каналу зі швидкістю 600 біт / сек. необхідна не менш швидкодіюча логіка. Реалізувати принципову схему можна на "жорсткої" або "гнучкою" (програмованої) логіці. При заданих умовах і спираючись на складений алгоритм роботи УЗО і його структурну схему, можна зробити висновок про відносно невеликі апаратних витратах, які будуть потрібні для реалізації даного пристрою. З урахуванням цього, цілком раціонально побудувати принципову схему, використовуючи "жорстку" логіку. Для досягнення необхідної швидкодії, необхідно використовувати мікросхеми серії КР1533 і КМ555.

Наведемо величини основних параметрів мікросхем обраних серій.

Таблиця 5.1. Параметри мікросхем КР1533 і КМ555.

Параметр	КР1533	КМ555
$I_{вх} (0)$ мА, не більше	-0,4	-0,2
$I_{вх} (1)$ мА, не більше	0,02	0,02
$U_{вих} (0)$ мА, не більше	0,4	0,4
$U_{вих} (1)$ мА, не менше	2,5	2,5
$K_{роз}$	10	20
$T_{зд} (1,0)$ нс, не більше	10	4
$P_{пот}$ , мВт, не більше	2	1
$U_{пот}$ , В, не більше <sup>1</sup>	0,7	0,8
$f$ , не більше <sup>2</sup>	15	100

1 - найменший з 2-х значень допустимого рівня перешкоди.

2 -  $f$  - частота перемикання

де  $I_{вх} (0)$  - вхідний струм логічного нуля;

$I_{вх} (1)$  - вхідний струм логічної одиниці;

$U_{\text{вих}}(0)$  - максимальне значення вихідної напруги, що відповідає рівню логічного нуля, при якому забезпечується нормальна робота наступних ІС;

$U_{\text{вих}}(1)$  - мінімальне значення вихідної напруги, що відповідає рівню логічної одиниці, при якому забезпечується нормальна робота наступних ІС;

$k_{\text{роз}}$  - коефіцієнт розгалуження по виходу визначає число входів елементів даної серії, яке може бути без порушення працездатності підключено до виходу попереднього логічного елемента;

$T_{\text{здр}}(1,0)$  - час затримки переходу ІС зі стану логічного нуля в стан логічної одиниці і навпаки;

$P_{\text{пот}}$  - потужність, споживана базовим логічним елементом від джерела живлення;

$U_{\text{пот}}$  - максимально допустиме значення статичної перешкоди.

$f$  - максимальна частота перемикання.

При розробці також необхідно відразу врахувати що мікросхеми, як правило, містять не один елемент, а кілька однакових. Тому вже при проектуванні необхідно намагатися використовувати однотипні елементи, які можна згрупувати для простоти монтажу і розведення друкованої плати.

## 5.2 Розробка принципової схеми пристрою фазування по циклу

Блок перевірки ознаки фази і блок перевірки маркерної комбінації конструктивно схожі, тому наведемо в даному пункті розробку тільки одного з них. Принципова схема блоку перевірки маркерної комбінації приведена на малюнку 4.1. Дана схема містить два восьмирозрядних зсувних регістра з послідовним входом і паралельними виходами КР555ІР8. Вони призначені для прийому десяти розрядного маркера. Для порівняння прийнятого маркера з правильним використовується три восьмирозрядних пристрою порівняння КР555СП1. Для фіксації правильного маркера використовується тригер К555ТМ2.

					ЕЛІТ 8.171.00.10.314 ПЗ	Лист
Зм.	Лист	№ докум.	Підпис	Дата		51










Рисунок 5.3 Принципова схема системи управління декодером

Дана схема являється фінальною для даного блоку і розкриває в собі всю систему даного методу.

## 6. ТЕХНІКО - ЕКОНОМІЧНА ЧАСТИНА

### 6.1 Розрахунок собівартості виготовлення системи

Собівартість системи – це виражені у фінансовій формі поточні витрати компанії на його виробництво і збут. Витрати на виготовлення системи формують виробничі витрати, а собівартість на виробництво і збут – повну собівартість. Розрахунок собівартості системи (установки) за статтями витрат та собівартістю називається калькуляцією.

Витрати, пов'язані з виготовленням та збутом реалізації системи (установки) групуються за такими статтями:

- матеріали та комплектуючі;
- основна заробітна плата;
- додаткова заробітна плата;
- відрахування на соціальні заходи;
- витрати на утримання і експлуатацію устаткування;
- загальновиробничі витрати;
- адміністративні витрати; – витрати на збут.

Витрати на матеріали та комплектуючі вироби визначаються виходячи з ціни за одиницю матеріалу/комплектуючого та їх необхідної кількості (табл. 6.1). Дані про ціни на матеріали та комплектуючі варто брати з відомостей (прайс-листів, каталогів, web-сайтів) виробників і постачальників матеріалів, сировини, комплектуючих, послуг в розрахунку на 1 одиницю випуску.

Таблиця 6.1 – Розрахунок коштів на комплектуючі

Найменування комплектуючих	Кількість, шт	Ціна за од., грн	Вартість, грн
Конденсатори			
K75-406	2	9,5	19
K1-1	2	1,95	3,9
Мікросхеми			
K555АГЗ	1	8,27	8,27

K555ЛИ1	1	5,40	5,40
KP1533	1	2,70	2,70
KM555	1	7,66	7,66
C2-23-0,125	1	1,4	1,4
C2-23-0,125	1	3,2	3,2
Тригера			
K555TM2	1	6,50	6,50
Суматори			
K155ИМ1	5	6	30
Лічильники			
K555ИЕ7	3	4	12
Регістр			
KP555СП1	3	2,90	8,70
K555ИР22	1	6	6
KP555ИР8	2	15,16	30,32
K155ИР13	2	10	20
Акумулятори			
CR2032 – 3В	1	15	15
Сумарна вартість витрат			180,05

Таблиця 6.2 – Приклад розрахунку витрат на сировину та матеріали

Матеріал, сировина	Одиниця виміру	Норма витрат	Ціна за одиницю, грн	Вартість, грн.
Склотекстоліт	м <sup>2</sup>	0,06	95	4,81
Каніфоль	кг	0,05	16	0,68
Флюс	кг	0,03	140	2,87
Припій	кг	0,07	260	15,8
Лак	кг	0,03	365	7,5
Сумарні витрати				31,66

З урахуванням транспортно-заготівельних витрат ( $k_{m-з}=5\div 15\%$ ) вартість комплектуючих та матеріалів складі:

$$KM = (180,05 + 31,66) (100+10) / 100 = 232,88 \text{ грн.} \quad (6.1)$$

Витрати на основну заробітну плату ( $Z_0$ ):

$$Z_0 = \sum_{i=1}^n Tz_i \cdot H_{ч_i} \cdot n \quad (6.2)$$

де  $T_{гi}$  – годинна тарифна ставка окремого спеціаліста (інженера електронщика, лаборанта тощо), що задіяний у виробництві пристрою (установки), грн/год;

$N_{чi}$  – витрачений час робітником на виробництво і наладку пристрою (установки);

$n$  – кількість працівників, які задіяні у виробництві пристрою (установки).

Годинна тарифна ставка розраховується, виходячи з величини місячного окладу спеціаліста:

$$T_{гi} = \frac{T_{мi}}{Вф_i \cdot 8} = \frac{6000}{24 \cdot 8} = 31,25 \text{ грн.} \quad (6.3)$$

$T_{мi}$  – місячний оклад (ставка) спеціаліста, грн;

$Вф_i$  – фактично відпрацьований час за розрахунковий період (місяць), днів.

$$З_0 = \sum_{i=1}^n T_{гi} \cdot N_{чi} \cdot n = 31,25 \cdot 40 \cdot 4 = 2500 \text{ грн.} \quad (6.4)$$

Додаткова заробітна плата (10÷30% від  $З_0$ ):

$$З_д = З_0 \cdot \frac{K_d}{100} = 2500 \cdot \frac{25}{100} = 625 \text{ грн.} \quad (6.5)$$

де  $K_d$  – відсоток додаткової заробітної плати.

Відрахування на соціальні заходи містять відрахування від суми основної і додаткової зарплати за встановленими ставками:

- на державне страхування від нещасних випадків;
- на обов'язкове державне соціальне страхування на випадок безробіття;
- у зв'язку з тимчасовою втратою працездатності і витратами, зумовленими народженням дитини і похованням

$$Всз = (З_0 + З_д) \cdot \frac{36,3}{100} = (2500 + 625) \cdot \frac{36,3}{100} = 1134,38 \text{ грн.} \quad (6.6)$$

Витрати на утримання та експлуатацію устаткування складають 120-150% від основної заробітної плати:

					ЕЛІТ 8.171.00.10.314 ПЗ	Лист
Зм.	Лист	№ докум.	Підпис	Дата		57

$$V_{УЕУ} = 3o * 1,4 = 2500 * 1,4 = 3500 \text{ грн.} \quad (6.7)$$

Загально виробничі витрати визначаються із відомостей по аналізу повної собівартості виробу і в середньому можуть складати 130-250 % від основної заробітної плати.

$$V_{ЗВ} = 2500 * 1,8 = 4500 \text{ грн.} \quad (6.8)$$

Виробнича собівартість визначається як сума статей витрат:

$$C_B = KM + 3o + 3_d + V_{CЗ} + V_{УЕУ} + V_{ЗВ}. \quad (6.9)$$

$$C_B = 180,05 + 2500 + 625 + 1134,38 + 3500 + 4500 = 12439,43 \text{ грн.} \quad (6.10)$$

Адміністративні витрати визначаються із відомостей по аналізу повної собівартості виробу і в середньому можуть складати 140-200% від основної заробітної плати.

$$V_A = 3o * 1,5 = 2500 * 1,5 = 3750 \text{ грн.} \quad (6.11)$$

Зовнішні виробничі витрати, які мають зв'язок зі збутом виробів, складають 5-10% від виробничої собівартості:

$$V_{ЗВ} = C_B * 0,1 = 12439,43 * 0,1 = 1243,94 \text{ грн.} \quad (6.12)$$

Повна собівартість:

$$ПС = C_B + V_A + V_{ЗВ} = 12439,43 + 3750 + 1243,94 = 17433,37 \text{ грн.} \quad (6.13)$$

Таблиця 6,3 – Калькуляція собівартості пристрою

Стаття калькуляції	Витрати, грн
Матеріали та комплектуючі	180,05
Витрати на основну заробітну плату	2500
Додаткова заробітна плата	625
Відрахування на соціальні заходи	1134,38
Витрати на утримання і експлуатацію устаткування	3500
Загальновиробничі витрати	4500
<b>Виробнича собівартість</b>	<b>12439,43</b>
Адміністративні витрати	3750
Витрати на збут	1243,94
<b>Повна собівартість пристрою</b>	<b>17433,37</b>

Прибуток визначається виходячи з нормативу (показника) рентабельності виробництва продукції, який встановлює підприємство

$$R = \frac{П}{C} \cdot 100\%, \quad (6.14)$$

де  $R$  – рентабельність пристрою в розмірі 30% від його собівартості.

Відповідно оптова ціна пристрою визначається

$$Ц_{опт} = C + \frac{R \cdot C}{100}, \quad (6.15)$$

$$Ц_{опт} = 17433,37 + \frac{17433,37 \cdot 0,3}{100} = 17485,67 \text{ грн.} \quad (6.16)$$

Визначення відпускної ціни пристрою. Відпускна ціна включає податок на додану вартість:

$$Ц_{розд} = Ц_{опт} \cdot 1,2, \quad (6.17)$$

де 20% - ПДВ.

$$Ц_{розд} = 17485,67 \cdot 1,2 = 20982,8 \text{ грн.} \quad (6.18)$$

					ЕЛІТ 8.171.00.10.314 ПЗ	Лист
Зм.	Лист	№ докум.	Підпис	Дата		59



## СПИСОК ЛІТЕРАТУРИ

1. comp.compression FAQ list entry #9: Compression of random data (WEB, Gilbert and others)
2. ZIP file format specification by PKWARE, Inc., chapter V, section J
3. Nelson, Mark (2006-06-20). "The Million Random Digit Challenge Revisited".
4. Compression of random data.
5. Craig, Patrick (2001-03-26). The \$5000 Compression Challenge (en).
6. Динамическое адресно-векторное сжатие двоичных последовательностей Кулик, Игорь Анатольевич Харченко, С.Н.
7. <https://compress.ru/article.aspx?id=10581>
8. [http://mf.grsu.by/UchProc/livak/po/comprsite/theory\\_classification\\_01.html](http://mf.grsu.by/UchProc/livak/po/comprsite/theory_classification_01.html)
9. [http://mf.grsu.by/UchProc/livak/po/comprsite/theory\\_classification\\_02.html](http://mf.grsu.by/UchProc/livak/po/comprsite/theory_classification_02.html)
10. <http://www.compression.ru/arctest/descript/methods.htm>
11. <https://habr.com/ru/post/251295/>
12. <https://naurok.com.ua/velichini-h-tipi-ta-vlastivosti-137942.html>
13. <https://disted.edu.vn.ua/courses/learn/940>
14. [https://studopedia.com.ua/1\\_186299\\_postiyni-ta-zminni-velichini-vlastivosti-funktsiy.html](https://studopedia.com.ua/1_186299_postiyni-ta-zminni-velichini-vlastivosti-funktsiy.html)
15. І. Алексюк. Константа // Філософський енциклопедичний словник / В. І. Шинкарук (гол. редкол.) та ін. — Київ : Інститут філософії імені Григорія Сковороди НАН України : Абрис, 2002. — 742 с. — 1000 екз. — ББК 87я2. — ISBN 966-531-128-X.
16. Поняття сталої величини // Вища математика в прикладах і задачах / Клепко В.Ю., Голець В.Л.. — 2-ге видання. — К. : Центр учбової літератури, 2009. — С. 174. — 594 с.
17. <https://books.ifmo.ru/file/pdf/574.pdf>
18. <https://forum.sources.ru/index.php?showtopic=304454>

					ЕЛІТ 8.171.00.10.314 ПЗ	Лист
Зм.	Лист	№ докум.	Підпис	Дата		60

19. Змінні і сталі величини // Термінологічний словник-довідник з будівництва та архітектури / Р. А. Шмиг, В. М. Боярчук, І. М. Добрянський, В. М. Барабаш ; за заг. ред. Р. А. Шмига. — Львів, 2010. — С. 101. — ISBN 978-966-7407-83-4.

20. Додаток 1. Генерування біноміальних чисел на основі властивості вкладеності . Кулик І.А., доцент; Писаний О.В., студент гр. ЕС.м-91  
Сумський державний університет, м. Суми, Україна

21. 05.13.11 – “Математическое и программное обеспечение вычислительных машин, комплексов и компьютерных сетей”

22.Л. Г. Мельник, А. И. Каринцева. Экономика предприятия. «Университетская книга» 2002г.

23. Экономика предприятия. Конспект лекций: Учебное пособие. - Сумы: ИТД "Университетская книга", 2002. -400 с.

24. <http://pcbfab.ru>

25. <http://www.petrocom.ru>

26. [http://www.gaw.ru/html.cgi/components/adc/adc\\_7.htm](http://www.gaw.ru/html.cgi/components/adc/adc_7.htm)

27.<http://radio-hobby.org/modules/analog/%D0%BA%D1%80580%D0%B2%D0%B255%D0%B0>

28. <https://www.chipdip.ru/product/k155ir13>

29. <https://eandc.ru/catalog/detail.php?ID=9964>

30. Електроніка і мікросхемотехніка : Навч. посіб. для підгот. фахівців із спец. «Енергетика с.-г. вир-ва» в аграр. вищ. навч. закл. III — IV рівнів акредитації / В. Т. Дмитрів, В. М. Шиманський ; Львівський держ. аграр. ун-т. — Л. : Афіша, 2004. — 176 с. — Бібліогр.: с. 171—172.

31. Твердотільна електроніка : підручник / О. В. Борисов, Ю. І. Якименко ; за ред. Ю. І. Якименка ; М-во освіти і науки України, Нац. техн. ун-т України "Київ. політехн. ін-т". — Київ : НТУУ "КПІ", 2015. — 484 с. : іл. — Бібліогр.: с. 476-477 (27 назв). — ISBN 978-966-622-687-0

					ЕЛІТ 8.171.00.10.314 ПЗ	Лист
Зм.	Лист	№ докум.	Підпис	Дата		61

# Додаток 1

## Генерування біноміальних чисел на основі властивості вкладеності

Кулик І.А., доцент; Писаний О.В., студент гр. ЕС.м-91  
Сумський державний університет, м. Суми, Україна

Вкладеність біноміальних систем числення надає можливість розробляти широкий спектр методів та алгоритмів генерування різноманітних комбінаторних конфігурацій, що, у свою чергу, дозволяє реалізовувати на практиці адаптивні підходи до передачі або стиснення інформації на основі біноміальних чисел. Адаптивна зміна параметрів біноміальних систем числення і перехід к біноміальним числам меншої або більшої розмірності на основі властивості вкладеності може, наприклад забезпечити оптимальне значення співвідношення "вірність/швидкість передачі" у системах зв'язку.

Перехід до вкладених біноміальних систем числення можна здійснювати через двійкові біноміальні числа, які належать підкласам  $A_{r'}$  або  $B_{q'}$  вихідної  $(n', k')$ -біноміальної системи числення. В результаті виключення  $x_{r'} = 1$  з  $(n', k')$ -двійкових біноміальних чисел  $a_i[r', l'] \in A_{r'}$  отримуємо множину  $E'[r'-1, k']$  рівноважних комбінацій  $e_i[r'-1, k']$  з  $k'$  одиницями і довжини  $r'-1$ . Далі, до отриманих  $e_i[r'-1, k']$  застосуємо систему кодотворчих біноміальних обмежень  $\psi: E'[r'-1, k'] \rightarrow \alpha_r''[n'', k'']$ , де  $\psi = \psi_A \vee \psi_B$ ,  $\psi_A$  – система обмежень, яка формує підкласи  $A_i$  і в цілому клас  $A$ ,  $\psi_B$  – система обмежень, яка формує підкласи  $B_q$  і в цілому клас  $B$ . В підсумку переходимо до двійкових  $(n'', k'')$ -біноміальних чисел  $a_j''[r'', l'']$  і  $b_j''[r'', q'']$  вкладеної  $(n'', k'')$ -біноміальної системи виду  $\alpha_r''[n'', k'']$ .

Подібна послідовність кроків виконується і у випадку застосування  $B_{q'}$  і їх  $(n', k')$ -біноміальних чисел  $b_i[r', q'] \in B_{q'}$ , у підсумку отримуючи біноміальні числа  $a_j''[r'', l'']$  і  $b_j''[r'', q'']$  вкладеної  $(n'', k'')$ -біноміальної системи числення виду  $\beta_q''[n'', k'']$ .

## Додаток 2




Рисунок 1 - Структурна схема запам'ятовуючого пристрою




Рисунок 2 - Структурна схема системи

Зм.	Лист	№ докум.	Підпис	Дата




Рисунок 3 – Схема електрична функціональна системи




Рисунок 4 - Принципова схема блоку перевірки маркерної комбінації




Рисунок 5 Принципова схема системи управління декодером