

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
СУМСЬКИЙ ДЕРЖАВНИЙ УНІВЕРСИТЕТ
Кафедра електроніки і комп'ютерної техніки

ПОЯСНЮВАЛЬНА ЗАПИСКА

ДО КВАЛІФІКАЦІЙНОЇ РОБОТИ МАГІСТРА

на тему:

«Система управління на основі автомату Уілкса з
використанням біноміальних кодів»

Завідувач кафедри ЕіКТ

А.С. Опанасюк

Керівник роботи

І.А. Кулик

Консультант з економічної частини

О.М. Маценко

Студент групи ЕС.м-01

А.О. Хацько

СУМСЬКИЙ ДЕРЖАВНИЙ УНІВЕРСИТЕТ

Факультет _____ Електроніки та інформаційних технологій

Кафедра _____ Електроніки і комп'ютерної техніки

Спеціальність _____ 171 Електроніка

Освітня програма _____ Електронні системи та компоненти

ЗАТВЕРДЖУЮ

Зав. кафедрою _____ Опанасюк А.С.

"___" _____ 2021 р..

ЗАВДАННЯ

на кваліфікаційну роботу магістра студентіві

1 Тема проекту (роботи) _____

затверджена наказом по університету "___" _____ 2021_ р. № _____

2 Термін здачі студентом закінченої проекту (роботи) _____

3 Вихідні дані до проекту (роботи) _____

4 Зміст розрахунково-пояснювальної записки (перелік питань, що належить розробити) 1. Огляд літератури та поставлення задачі проектування. 2. Наукова-дослідна частина. 3. Вибір та обґрунтування алгоритму функціонування та структурної схеми системи. 4. Розробка функціональної схеми блоків системи. 5. Вибір елементної бази та розробка принципів електричних схем блоків.

5 Перелік графічного матеріалу (з точним зазначенням обов'язкових креслень) 1. Схема алгоритму функціонування. 2. Схема електрична структурна. 3. Схема електрична функціональна. 4. Схема електрична принципова

6 Консультанти по проекту (роботі), із зазначенням розділів проекту, що стосуються їх

Розділ	Консультант	Підпис, дата	
		Завдання видав	Завдання прийняв
Економічна частина	МАЦЕНКО О.М.		

7 Дата видачі завдання _____

Керівник _____

Завдання прийняв до виконання _____

КАЛЕНДАРНИЙ ПЛАН

№ п/п	Назва етапів дипломного проекту (роботи)	Термін виконання етапів проекту (роботи)	Примітка
1	Огляд літератури та поставлення задачі проектування	04.11.21-11.11.21	
2	Вибір та обґрунтування алгоритму функціонування та структурної схеми системи	12.11.21-16.11.21	
3	Науково-дослідна частина	17.11.21-25.11.21	
4	Розробка функціональної схеми блоків системи	26.11.21-01.12.21	
5	Вибір елементної бази та розробка принципових електричних схем блоків	02.12.21-10.12.21	
6	Економічна частина	11.12.21-14.12.21	

Студент-дипломник _____

Керівник проекту (роботи) _____

" ____ " _____ 2021 р.

РЕФЕРАТ

Пояснювальна записка містить 82 сторінок, 21 рисунок, 4 таблиць, 11 джерел літератури.

В ході виконання роботи розроблялась система керування по схемі Уїлкса на основі біноміального підрахунку.

Зміст: огляд літератури і постановка задачі дослідження, науково-дослідницька частина, розробка та обґрунтування алгоритму функціонування, структурної схеми проектованого пристрою, розробка схеми електричної функціональної проектованого пристрою, вибір елементної бази, розробка і розрахунок принципів електричних вузлів, блоків, технічно-економічні розрахунки.

ЗМІСТ

ЗМІСТ.....	3
ВСТУП	4
1 ОСНОВНА ЧАСТИНА.....	6
1.1 Огляд літератури і постановка задачі.....	6
1.2 Науково-дослідницька частина.....	20
1.3 Розробка електронного пристрою з використанням отриманих результатів дослідження	37
1.4 Висновки	69
2 ТЕХНІКО-ЕКОНОМІЧНА ЧАСТИНА	70
2.1 Вплив прискорення оборотності оборотного капіталу ефективність виробництва	70
2.2 Розрахунок повної собівартості ціни продукту, що розробляється..	76
ВИСНОВОК.....	81
СПИСОК ЛІТЕРАТУРИ.....	82
Додаток А.....	83
Додаток Б	85

					ЕЛІТ 8.171.00.10.415 ПЗ			
Зм.	Лист	№ докум.	Підпис	Дата	Система управління на основі автомату Уілкса з використанням біноміальних кодів Пояснювальна записка	Літ.	Аркуш	Аркушів
Розроб.		Хацько А. О.				3	82	
Перевір.		Кулик І.А.						
Т. Контр.								
Н. Контр.								
Затверд.		Опанасюк А.С.			СумДУ, гр. ЕС.м-01			

ВСТУП

Застосування досягнень електроніки у різних галузях промисловості потребує як високої швидкодії та низької собівартості, та й достатньої надійності пристроїв. Особливо це стосується електронних пристроїв, які керують різними процесами. Їх некоректна робота може завдати значних збитків або стати результатом катастрофи.

На даний момент більшість систем управління будуються без застосування будь-яких способів захисту від помилок. А якщо від системи потрібна висока надійність, то, як правило, такі системи проектують ґрунтуючись на складних системах перевірки на наявність помилок, а також із використанням надмірних масивів кодів. Все це стає причиною ускладнення структурної схеми пристрою, збільшення вартості та, найголовніше, зниження швидкодії.

Також значним недоліком сучасних систем є неможливість керування пристроєм, що знаходиться на деякій відстані від оператора. А якщо виникає така необхідність, то використовують стандартні системи передачі даних, які часто є несумісними з роботою самої системи управління. Це призводить до неузгодженості роботи всього пристрою, а в результаті до зниження швидкодії та виникнення помилок.

Метою даної магістерської роботи є розробка системи управління з поліпшеними характеристиками завадостійкості при незначному ускладненні структури системи та малому зниженні швидкодії.

Також необхідно створити сумісну з пристроєм систему передачі та прийому даних, що використовує ті ж завадостійкі коди, що і система управління. Але при цьому система обміну даними повинна бути простою, універсальною і сумісною з більшістю розроблених нині пристроїв.

Система управління, що розробляється, повинна бути застосовна для управління об'єктом будь-якої складності. Також вона повинна реалізовувати керування пристроєм відповідно до складного розгалуженого алгоритму. Ще слід передбачити можливість легкої зміни блоку виконання алгоритму керування. Це необхідно для дешевого та

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
Зм..	Лист	№ докум.	Підпис	Дата		4

простого переналаштування системи управління на новий пристрій.

При розробці системи управління основна структура та принципи роботи не змінюється. Здійснюється поліпшення завадостійкості пристрою шляхом заміни звичайного двійкового коду на код із захистом від помилок. В роботі використовуються новий та маловідомий завадостійкий код. Код має назву біноміальний або код Борисенко. Цей код обрано через його малу надлишковість, захищеність від завад та структурованості.

Оскільки біноміальний код є новим, порівняно з іншими, то раніше не проводився аналіз характеристик його роботи та якості використання в системах передачі даних. Науково-дослідницька частина даної роботи присвячена розрахункам та аналізу даних характеристик, а також порівнянню цих показників з іншими аналогічними кодами. Результати дослідження можна буде використовувати і в інших розробках, що використовують цей код.

Ця робота є також наочним прикладом перетворення будь-якого пристрою на пристрій з підвищеними технічними характеристиками завадостійкості із застосуванням біноміального коду.

Застосування системи управління доцільно у певних випадках. Це пов'язано з тим, що пристрій не універсальний і має ряд обмежень. Воно може бути альтернативою вже існуючим пристроям управління.

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
Зм..	Лист	№ докум.	Підпис	Дата		5

1 ОСНОВНА ЧАСТИНА

1.1 Огляд літератури і постановка задачі

1.1.1 Біноміальні системи числення з двійковим алфавітом. У обчислювальній техніці широко поширені степеневі системи числення з двійковим алфавітом. Більш складні системи числення, в яких залежність між вагою розряду та його номером відрізняється від ступеневої, менш відомі та не знайшли практичного застосування. Однак надалі виявилися корисні властивості деяких нестепеневих систем числення: завадостійкість, генерація та перебір комбінаторних конфігурацій, кодування інформації тощо.

Як основа системи числення використовується вираз для біноміальних коефіцієнтів (поєднання k елементів з n - C_n^k), а сама система числення визначається як "біноміальна".

Кодотворча функція має вигляд:

$$F = a_j C_{n-1}^k + a_{j-1} C_{n-1}^{k-a_j} + \dots + a_0 C_{n-j}^{k-q}, \quad (1.1)$$

де $q = \sum_{m=1}^j a_m$ - кількість одиниць у запису біноміального числа;

$$a = \begin{cases} 1 \\ 0 \end{cases}; \quad (1.2)$$

j - довжина біноміальної комбінації.

На основі рівності (1.1) та (1.2) отримуємо, що максимальне "біноміальное" число

$$F_{\text{бин}}^{\text{max}} = 111\dots 1 = C_{n-1}^k + C_{n-1}^{k-a_j} + \dots + C_{n-k+1}^{k-k+1} = C_n^k - 1. \quad (1.3)$$

Отже, діапазон представлених у "біноміальній" системі числення чисел, що враховує нуль, дорівнює C_n^k .

Подані в "біноміальній" системі числення числа повинні відповідати одній із систем обмежень:

$$\begin{cases} q = k \\ z < n - k \end{cases}, \quad (1.4)$$

або

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						6
Зм..	Лист	№ докум.	Підпис	Дата		

$$\begin{cases} q < k \\ j = n - k + \sum_{m=1}^q a_m \end{cases}, \quad (1.5)$$

де z – кількість нулів у біноміальній комбінації.

Обмеження (1.4) показує, що кількість одиниць, необхідних для однозначного подання числа "біноміальним" кодом, що підкоряється цим обмеженням, дорівнює k . Найбільше значення j дорівнює $n-1$. Отже, максимальне число нулів у біноміальних кодових комбінаціях дорівнюватиме $n-k-1$. Крім того, біномні кодові комбінації, що залежать від обмеження (1.4), повинні закінчуватися одиницями. В іншому випадку не виконуватиметься обмеження. Число нулів у комбінації, що підкоряються цій системі обмежень, змінюється від 0 до $n-k-1$.

Обмеження (1.5) показує, що число нулів, необхідних для однозначного представлення числа "біноміальному" коді, має дорівнювати $n-k$. В цьому випадку . Найбільше одиниць у комбінаціях біномного коду дорівнює $k-1$. Сума максимального числа нулів та одиниць у біноміальному коді визначає найбільшу довжину кодової комбінації, що задовольняє системі обмеження (1.5):

$$j_{\max} = n - k + k - 1 = n - 1.$$

"Біноміальні" кодові комбінації, які відповідають обмеженням (1.5), повинні закінчуватися нулем. Число одиниць для різних кодових комбінацій не однаково. Воно змінюється від 0 до $k-1$. Число ж нулів є постійним і рівним $n-k$.

Таким чином, двійкові "біноміальні" кодові комбінації діляться на два типи:

- а) кодові комбінації, що закінчуються одиницями, та містять k одиниць і змінне число нулів, що змінюється в межах від 0 до $n-k-1$;
- б) кодові комбінації, що закінчуються нулем, що містять $n-k$ нулів і змінну кількість одиниць, яка змінюється в межах від 0 до $k-1$.

Біноміальні комбінації формуються за таким алгоритмом:

1. Формується початкова комбінація, що складається з $(n-k)$ нулів.
2. До молодшого розряду записується одиниця і до нього праворуч приписується нуль.
3. Пункт 2 повторюється до того часу, поки число одиниць у

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						7
Зм..	Лист	№ докум.	Підпис	Дата		

кодівому слові стане рівним k . І тут приписування нуля справа немає.

4. До молодшого розряду, що містить нуль, записується 1.

5. Визначається кількість одиниць у комбінації. Якщо вона дорівнює k і одиниці не займають k старших розрядів, відбувається повернення до пункту 4.

6. Якщо k одиниць займають у комбінації k старших розрядів, відбувається зупинка.

7. Якщо число одиниць у комбінації не дорівнює k , то праворуч від молодшого розряду, що містить 1, записуються нулі до тих пір, поки їхня загальна кількість не стане рівною $(n-k)$.

8. Повернення до пункту 2.

Корисними властивостями біноміальної системи числення є: завадостійкість при передачі, зберіганні та обробці інформації; здатність перебирати, генерувати та нумерувати комбінації кодів з постійною вагою; можливість побудови завадостійких цифрових пристроїв.

Для виявлення помилок за допомогою біномних комбінацій необхідно доповнити їх нулями або одиницями до отримання рівномірного $(n-1)$ -розрядного біномного коду.

Основними ознаками помилки в біноміальній комбінації у першому випадку є перевищення числа одиниць у ній величини k , у другому – числа $(n-k)$ нулів. Особливою властивістю завадостійкого біноміального коду є його здатність виявляти помилки при обробці інформації. Це дозволяє організувати наскрізний контроль у каналах обробки інформації, до яких входять цифрові пристрої.

Перехід від біноміальної комбінації до коду з постійною вагою здійснюється приписуванням до комбінації одиниць, якщо вона містить $(n-k)$ нулів, або нулів, якщо в ній міститься k одиниць, доки її довжина не стане рівною n .

Помилки у лічильнику виявляються при перевищенні кількості одиниць у його розрядах величини k . Якщо врахувати, що помилки в лічильниках виникають переважно у вигляді пакетів і носять характер $0 \rightarrow 1$, то його здатність до виявлення помилок для ряду випадків можна вважати задовільною. Її можна значно збільшити, зменшивши k і відповідно коефіцієнт перерахунку. За умови, що $k=1$, будь-які помилки

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
Зм..	Лист	№ докум.	Підпис	Дата		8

типу $0 \rightarrow 1$ будуть виявлені, а сам лічильник перетворюється на завадостійкий розподільник імпульсів.

У разі необхідності виявляти помилки типу $1 \rightarrow 0$ у лічильник необхідно ввести додаткові елементи, що враховують обмеження (1.5), відповідно до яких біномна комбінація може містити не більше $n-k$ нулів, останній з яких має бути кінцевим. Тому якщо перед останньою одиницею в комбінації знаходиться $n-k$ і більше нулів, то сталася помилка типу $1 \rightarrow 0$. Причому зі зростанням k виявна здатність лічильника з помилками $1 \rightarrow 0$ зростає. При $k=n-1$ будь-який перехід $1 \rightarrow 0$, крім збою останньої одиниці комбінації, буде виявлено. Це дозволяє зміною коефіцієнта перерахунку лічильника налаштовувати його за певний характер завад, тобто. проводити адаптацію до них [1].

1.1.2 Логічні мережі. Логічна мережа одна із прикладів моделі управляючих систем. Якщо логічної мережі немає зворотних зв'язків, вона називається частково упорядкованої логічної мережею чи комбінаційної. В іншому випадку вона називається логічною мережею із зворотними зв'язками.

Логічна мережа, де всі оператори замінені сукупністю логічних елементів й у зворотні зв'язку введені затримки в один такт, називаються логічної схемою. Якщо логічна мережа була комбінаційною, то логічна схема, отримана з неї, називається комбінаційною схемою. В іншому випадку вона називається тимчасовою логічною схемою.

Комбінаційні схеми називають іноді схемами без пам'яті, визначаючи цим їх важливу якість - відсутність у таких схемах запам'ятовування інформації. Це означає, що після того, як подача вхідних сигналів припиняється, той факт, що ці сигнали були, вже не може впливати на формування вихідних сигналів.

У комбінаційній схемі відсутні зворотні зв'язки та, отже, спеціальні елементи – затримки. Якщо число вхідних вершин у комбінаційній схемі дорівнює n , а число вихідних вершин k , то передбачається, що всі вхідні сигнали одночасно подаються на всі входи комбінаційної схеми і одночасно на всіх виходах схеми виникають вихідні сигнали.

Тимчасові логічні схеми - це широкий клас схем, що охоплює багато дискретних автоматичних пристроїв, що використовуються в

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						9
Зм..	Лист	№ докум.	Підпис	Дата		

промисловій автоматичі.

Логічні мережі успішно застосовуються для автоматизації порівняно простих технологічних об'єктів. Однак з ускладненням алгоритму управління та технологічних вимог, що пред'являються до пристроїв промислової автоматики, починають виявлятися їх недоліки:

відсутність універсальності логічної мережі, оскільки вона проектується під «конкретне завдання» і за зміни алгоритму її роботи має бути спроектована заново;

складності здійснення резервування та безперервного контролю справності складної логічної мережі з великою кількістю входів та виходів;

ускладнення завдань, що реалізуються логічною мережею, що призводять до ускладнення її структури;

низька експлуатаційна надійність, пов'язана, з одного боку, з труднощами діагностики несправності логічної системи, а з іншого - зі значними апаратними витратами на резервування складних логічних мереж та на здійснення контролю їх справності та діагностики [3].

1.1.3 Управляючі логічні машини. Управляючі логічні машини (УЛМ) нині розробляються досить широко. Вони застосовуються для автоматизації складних технологічних процесів, управління якими пов'язане з обчисленням великої кількості логічних функцій, коли використання логічної мережі стає недоцільним з апаратних міркувань чи міркувань надійності.

Загальна кількість тактів ПММ, що витрачається на реалізацію заданого алгоритму (що відповідає одному такту при реалізації логічної мережею), називають циклом роботи ПММ. Зазвичай УЛМ проектується в такий спосіб, що після закінчення циклу процес обчислення відновлюється, тобто. цикл починається спочатку. Цим забезпечується безперервність реалізації алгоритму управління. Максимальний час запізнення, що вноситься УЛМ, дорівнює часу її циклу.

Основна перевага - це те, що УЛМ є програмним пристроєм. Це означає, що порядок її роботи визначається програмним блоком і може змінюватися в процесі експлуатації.

Другою особливістю УЛМ є те, що її структура складається із

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						10
Зм..	Лист	№ докум.	Підпис	Дата		

стандартних блоків. Кожен із цих блоків спеціалізований і несе в ПММ лише обмежені та притаманні цьому блоку функції.

Третья особливість УЛМ у порівняно простому функціональному блоку, що здійснює централізоване обчислення системи логічних функцій послідовно у часі. Ця обставина, природно, висуває додаткові вимоги до надійності такого блоку. Але те, що цей блок є простим, дозволяє вжити ефективних заходів щодо підвищення його надійності..

Четверта особливість ПЛМ, що впливає з її структури та способу обробки інформації, - відносна легкість контролю роботи машини та діагностики можливих несправностей.

Ускладнення комплексу завдань, розв'язуваних УЛМ, призводить головним чином до збільшення часу реалізації алгоритму, але не до зміни її структури. Щоправда, різке збільшення обсягу функцій, виконуваних УЛМ у процесі управління та контролю, може призвести до того, що не вистачить потужності розробленої УЛМ, тобто швидкодія машини виявиться недостатньою або не вистачить елементів, що запам'ятовують, що входять до її структури. У цьому випадку виявиться необхідним використовувати потужнішу УЛМ.

Системи управління, побудовані на базі УЛМ, зазвичай включають:

- управляючу логічну машину;
- пристрій зв'язку з об'єктом;
- інформаційний пристрій.

Пристрій зв'язку з об'єктом (ПЗО) включає блоки, що забезпечують збирання та зберігання інформації про керований об'єкт, і блоки, що забезпечують виведення керуючих впливів, що формують УЛМ, на об'єкт управління. Інформаційний пристрій призначений для подання необхідної інформації на органи сигналізації та реєстрації. Таким чином, блоки введення та виведення в керуючих системах прийнято відносити до ПЗО, а не до УЛМ. Структурна схема системи управління з урахуванням УЛМ показана на рисунку 1.1.

На цьому рисунку: 1 - об'єкт управління та контролю; 2 - ПЗО; 3 - УЛМ; 4 - пристрій сигналізації та реєстрації (інформаційний пристрій).




Рисунок 1.1 – Структурна схема системи управління на базі УЛМ

Пристрої 2, 3 і 4 при значному видаленні один від одного з метою економії каналів зв'язку включають блоки телемеханічної передачі і прийому необхідних сигналів.

Всі зв'язки як між пристроями 1 - 4 (рисунок 1.1), так і всередині них поділяються на інформаційні та керуючі.

Інформаційними каналами зв'язку називають зв'язки, якими передається інформація, призначена для обчислення або іншої обробки. Сигнали, що передаються інформаційними каналами зв'язку, називають інформаційними. Керуючі канали зв'язку — це канали, якими передаються управляючі сигнали (команди), тобто. сигнали, що визначають, які операції потрібно зробити.

Наприклад, всі зв'язки від об'єкта управління до ПЗО - інформаційні, а від ПЗО до об'єкта управління - керуючі та інформаційні. Функціонування пристроїв 2, 3 та 4 організовано таким чином, що процес переробки інформаційних сигналів у них здійснюється синхронно, на відміну від логічних мереж (крім тимчасових логічних схем першого типу), що є, як правило, асинхронними. [3]

1.1.4 Управляючі обчислювальні машини. Одним із способів побудови системи управління є схема, до складу якої входить універсальна чи спеціалізована обчислювальна машина. Через свою універсальність система управління в ЕОМ завжди застосовна з точки зору забезпечення реалізації необхідного алгоритму функціонування. Однак, з іншого боку, основні показники машин, що серійно випускаються, такі як надійність, продуктивність, габарити і т. п., не завжди можуть задовольнити проектувальника. Великі проблеми виникають і при узгодженні роботи ЕОМ з реальними датчиками та регуляторами, що є в об'єкті, пристроями, що працюють у реальному масштабі часу.




Рисунок 1.2 - Схеми включення обчислювальної машини до системи управління

На рисунку 1.2 показано три типи включення обчислювальної машини до системи управління. При першому з них (рисунок 1.2 а) керуюча обчислювальна машина (КОМ) працює в режимі радника оператора. На основі інформації, що надійшла в УВМ визначаються найкращі з точки зору закладеного в ній критерію керуючі впливу на систему. Ці рішення видаються оператору як рекомендації, яким він може слідувати чи не дотримуватися.

При другому типі включення КОМ у систему управління (рисунок 1.2 б) КОМ включена в контур управління. На підставі інформації, що надійшла, і КОМ, і оператор приймають деякі рішення. Однак дії машини йдуть безпосередньо на об'єкт. Оператор може лише відключити її вихідні канали від об'єкта. Подібну операцію він реалізує, як правило, лише за загрози аварійного стану керованого об'єкта.

При третьому типі включення (рисунок 1.2 в) КОМ включена в замкнутий контур управління, а оператор взагалі відсутній. Всі рішення приймаються лише КОМ.

Особливо важливі вимоги, які треба пред'явити до КОМ при включенні її до системи управління такі: потужна та досить універсальна

система обміну інформацією; висока швидкодія; дуже жорсткі вимоги до її надійності.

Однією з основних причин малої поширеності таких систем є те, що перехід до системи управління з використанням КОМ вимагає великих підготовчих витрат на виявлення та опис процесів, що протікають у керованому об'єкті, на рівні формальної математичної (точної чи статистичної) моделі

При керуванні менш складними об'єктами КОМ постає як універсальний регулятор, включений у контур управління. Користуючись відомими методами регулювання з відхилення або регулювання збурення, можна побудувати систему управління, в якій роль КОМ буде зведена до ролі регулятора. Прикладами такого використання КОМ можуть бути верстати з програмним управлінням. У таких випадках вдається визначити передатну функцію, що реалізується КОМ, і всі необхідні характеристики КОМ як ланки системи автоматичного регулювання [3].

1.1.5 Порівняння систем управління. Дамо порівняльну оцінку розглянутим вище системам управління.

1. Система управління, побудована за принципом логічної мережі. Найбільш дешева з усіх систем управління, має найбільшу швидкодію, яка може бути збільшена за рахунок переходу на елементи, що працюють на великих частинах. Якщо об'єкт управління та алгоритм управління такі, що замовник може точно сформулювати (перерахувати) оптимальні впливи на об'єкт управління за будь-яких можливих ситуацій на об'єкті і найближчим часом не очікується зміни самого об'єкта управління та методів управління ним, то необхідно віддати перевагу саме такому варіанту системи управління. Особливо це розумно, якщо кількість таких об'єктів велика, всі вони повністю ідентичні за своїми характеристиками і не вимагають модифікації в управлінні.

2. Система управління, що включає УЛМ. Порівняно недорога система, зручна, коли об'єкт не висуває високих вимог щодо швидкодії. Якщо об'єкт управління та алгоритм управління такі, що замовник може точно сформулювати оптимальні впливу на об'єкт управління при будь-яких можливих ситуаціях на об'єкті і найближчим часом не очікується істотної зміни в самому об'єкті та алгоритмі управління ним, то вигідно

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
Зм..	Лист	№ докум.	Підпис	Дата		14

будувати систему управління на базі УЛМ із жорсткою структурою. Якщо можливі непринципові зміни алгоритму управління, які не виводять його з класу завдань, для вирішення яких придатна УЛМ, то можна будувати систему управління на базі УЛМ з програмованою структурою.

3. Система управління, що включає КОМ. Найбільш дорога система управління, яка відрізняється, проте, дуже широкими можливостями. Дозволяє вирішувати широке коло завдань, що включає в себе не тільки завдання багатоконтурного прямого регулювання (це можуть робити і системи управління двох попередніх типів), а й низку інших завдань. Крім того, на системі включає в себе КОМ, можна накопичувати досвід з управління і на підставі аналізу цього досвіду уточнювати алгоритм управління об'єктом. Таким чином, якщо об'єкт управління вивчений недостатньо, якщо управління ним проводиться не на основі точного перерахування ситуацій із зазначенням, що робити для будь-якої з них, а на підставі неформалізованого досвіду інтуїтивного оператора, то розробник повинен зупинити свій вибір на системі управління з обчислювальною машиною. Недоліком у цьому випадку є, як правило, велике запізнення, що вноситься КОМ в контур управління, і не дуже висока надійність. Потроєння КОМ дороге і може застосовуватися лише у виняткових, найбільш відповідальних випадках [3].

1.1.6 Універсальний мікропрограмний автомат Уілкса. У керуючих системах поруч із схемами керуючих пристроїв з жорсткою логікою широко застосовуються автомати, які програмуються, різного ступеня універсальності та складності. Спільним їм є наявність у структурі керуючої програми.

Найпростіші керуючі автомати, які програмуються, ґрунтуються на простому переборі керуючих команд. У цьому випадку кожна наступна команда виконується після закінчення попередньої, що забезпечується асинхронною роботою автомата, коли на тактовий вхід приходять сигнали від кінцевих вимикачів керованого ним обладнання. Граф-схема алгоритму такого автомата є лінійною, являючи собою лише послідовність керуючих команд.

Програма роботи автомата, що відповідає такому алгоритму,

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						15
Зм..	Лист	№ докум.	Підпис	Дата		

найпростіша і складається з послідовного перебору станів автомата. Ці стани, виражені у двійковій формі, називаються мікрокомандами, а створені ними програми – мікропрограмами. Таким чином, цифрові автомати, які використовують для роботи мікропрограми, називаються мікропрограмними автоматами.

Автомат, алгоритм якого задається введеною в нього мікропрограмою, що містить цикли та розгалуження, називається універсальним мікропрограмним автоматом.

Таким автоматом є автомат Уїлкса. Принцип мікропрограмного управління був запропонований у 1951 р. М. Уїлксом і передбачає наявність у будь-якій цифровій системі пристрою управління, що координує всі блоки системи.

Мікропрограмний автомат Уїлкса складається з регістру RG, дешифратор DC, блоку перевірки логічних умов (БПЛУ), блоку формування команд управління (БФКУ) та блоку формування мікрокоманд (БФМК), який є звичайним шифратором (рисунок 1.3).

БПЛУ містить дві групи входів, одну з яких надходять сигнали з р входів дешифратора, але в іншу – логічні умови x_1, x_2, \dots, x_r від датчиків, що знаходяться на керованому об'єкті. Перевірка цих умов та вироблення на їх основі подальшого шляху виконання мікропрограми є основною функцією БПЛУ. Завдяки цій функції можливе здійснення розгалужень та циклів, що реалізуються мікропрограмами в автоматах.




Рисунок 1.3 - Блок-схема мікропрограмного автомата Уїлкса

Кількість умов може бути будь-якою, але не більшою за кількість входів дешифратора p . Тому максимальна кількість входів у БПЛУ не може перевищувати $2p$.




Рисунок 1.4 - Логічний вузол БПЛУ

Кожна логічна умова в автоматі Уїлкса перевіряється за допомогою логічного вузла у БПЛУ. Даний вузол реалізується двома двовходовими

схемами (рисунок 1.4) на один з двох входів яких приходять сигнали $z(t)$ з дешифратора, який діє у момент часу t , а на інші входи цих схем – прямий та інверсний сигнали логічних умов $x(t)$ і $\bar{x}(t)$.

На виходах схем I з'являється відповідно сигнал:

$$z'(t+1) = x(t)z(t) \quad (1.6)$$

або

$$z''(t+1) = \bar{x}(t)z(t), \quad (1.7)$$

який через БФМК задає мікрокоманду, яка буде виконана наступного моменту часу $t+1$. Потім цикл може повторитись з іншим логічним вузлом, якщо немає повернення до попередньої мікрокоманди. Якщо після виконання будь-якої мікрокоманди розгалуження у програмі не передбачається, то відповідний логічний вузол буде відсутнім і виконається наступна по порядку мікрокоманда.

Якщо одна логічна умова пов'язана з іншою, інша з третьою і т.д., то $z'(t+1)$ і $z''(t+1)$ будуть визначатися множенням кількох логічних змінних. Можливо також, що у мікропрограмі відбувається звернення до однієї й тієї мікрокоманди при організації різних циклів. Це означає, що кілька логічних множників повинні бути об'єднані за допомогою операцій логічного додавання.

Замість регістру можна в мікропрограмний автомат ввести реєстр-лічильник (рисунок 1.5). Він працює як лічильник у разі відсутності логічного оператора, а за його наявності може використовуватися як реєстр, що реалізує розгалуження у граф-схемі алгоритму.

Визначення роботи реєстра-лічильника як лічильника може бути те, що номер наступної мікрокоманди відрізняється від попередньої номера на одиницю. В цьому випадку на вхід "+1" лічильника приходять імпульси, і він за тактовим імпульсом змінює свій стан.

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						18
Зм..	Лист	№ докум.	Підпис	Дата		




Рисунок 1.5 - Блок-схема автомата Уїлкса з регістром-лічильником

Якщо ж кодове відображення наступної мікрокоманди відрізняється більш ніж на одиницю від попередньої, то наступна мікрокоманда формується в блоці формування мікрокоманд (БФМК) і подається на встановлювальні входи тригерів лічильника.

Перевагою схеми МПА з регістром-лічильником у порівнянні з МПА регістром є зменшення кількості зв'язків, отже, і зменшення апаратних витрат, особливо при реалізації мікропрограм, що містять велику кількість операторів управління та невелику кількість логічних операторів [2].

1.1.7 Постановка задачі проектування. Система управління, що розробляється, повинна володіти наступними технічними характеристиками:

- висока надійність роботи;
- швидкодія від 115200 Біт/с ;
- можливість простого переналаштування та розширення;
- простота ремонту та діагностики;

- відносна дешевизна, з собівартостью менше 20 тисяч гривень;
- можливість управління та контролю над віддаленим об'єктом управління;

- взаємодія із сучасними комп'ютерними системами.

Управління об'єктом відбувається згідно з розгалуженим алгоритмом. В об'єкті управління міститься 3 датчики згідно з якими відбувається вибір певної гілки алгоритму. Для управління необхідно 6 мікрокоманд, які відповідають роботі 6 виконавчих незалежних механізмів.

Логічні мережі не можна використовувати, оскільки вони є універсальними, містять ряд недоліків, які дозволять коректно керувати заданим пристроєм.

Керуючі обчислювальні машини використовувати не доцільно, оскільки пристрою не потрібно проведення розрахунків, а також через відсутність математичної моделі об'єкта управління.

Таким чином, найбільш підходящою в даному випадку є модель логічної керуючої машини, так як вона задовольняє більшості із заявлених вимог.

Недоліком усіх систем управління є їхня мала захищеність від перешкод, що в деяких випадках може стати причиною нещасних випадків. Для усунення цього недоліку рекомендується проектувати систему управління, яка працюватиме не на бінарних кодових комбінаціях, а на перешкодно захищених. Як завадостійкий код вибираємо біноміальний. Цей код забезпечує захист від перешкод і в той же час є надмірним і не призводить до уповільнення роботи пристрою.

1.2 Науково-дослідницька частина

1.2.1 Визначення завадостійкості систем передачі на основі біномних двійкових чисел. Відповідно до методики для оцінки систем передачі даних на основі нероздільних кодів будь-яка з M дозволених кодових комбінацій із загального числа $N \geq M$ може перейти до наступних класів кодових комбінацій:

- клас правильних комбінацій;

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						20
Зм..	Лист	№ докум.	Підпис	Дата		

- клас з N-M заборонених комбінацій з помилками;
 - клас із M-1 дозволених комбінацій з невиявленими помилками;
- Зробимо аналіз ймовірності невиявленої помилки для біномного коду.

Основними перевагами цих кодів є:

- простота побудови;
- завадостійкість під час передачі;
- адаптація до рівня перешкод;
- можливість одержання на основі біноміальних рівноважних кодів;
- можливість апаратного захисту кодуючих та декодуючих пристроїв.

Як зазначалося вище, біноміальні числа повинні задовольняти наступним системам обмежень:

$$\begin{cases} q = k, \\ j < n, \end{cases} \quad (1.8)$$

або

$$\begin{cases} n - k = j - q, \\ q < k, \end{cases} \quad (1.9)$$

де n – параметр системи числення;

k – максимальна кількість одиниць у біноміальному числі;

j – кількість розрядів біноміальної кодової комбінації;

q – кількість одиниць біноміальної кодової комбінації.

Якщо відомі ймовірності передачі нуля в нуль (p_{00}) та одиниці в одиницю (p_{11}), о ймовірності переходів нуля в одиницю та одиниці в нуль визначаються за такими співвідношеннями: $p_{01} = 1 - p_{00}$, $p_{10} = 1 - p_{11}$.

Для оцінки скористаємося розбиттям кінцевої множини кодових комбінацій з параметрами n і k на підмножини з рівним числом одиниць q_i ($0 \leq q_i \leq k$).

При передачі комбінації з числом одиниць $q = q_i$ з помилкою, що не виявляється, можливі наступні варіанти:

- Перехід у підмножини з числом одиниць $q_w > q_i$;

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						21
Зм..	Лист	№ докум.	Підпис	Дата		

- Перехід у підмножину з числом одиниць $q_w = q_i$;

Перехід у підмножини з числом одиниць $q_w < q_i$.

Зробимо оцінку цих варіантів окремо.

Перехід у підмножини з числом одиниць $q_w > q_i$.

Розглянемо кодову комбінацію біномного коду з параметрами n та k з числом одиниць q_i . Для невиявленого помилкового переходу кодової комбінації з числом одиниць q_i у комбінацію з числом одиниць q_w необхідно, щоб перехід t одиниць у нулі супроводжувався переходом $t + q_w - q_i$ нулів в одиниці. В іншому випадку кодова комбінація з $q = q_i$ перейде до класу з числом одиниць $q \neq q_w$.

Візьмемо довільну кодову комбінацію з числом одиниць q_i . Припустимо, що її t одиниць переходять у t нулів. Тоді число варіантів переходу одиниць у нулі $C_{q_i}^t$. Кодові комбінації з кількістю одиниць q_w виходять за різних варіантах переходу в одиниці $t + q_w - q_i$ нулів з їхньої загальної кількості $n - k - 1 + q_w - q_i$ комбінації q_w ($n - k$ нулів комбінації з $q = q_i$; $q_w - q_i$ - нулі, які дописуються до комбінації з $q = q_i$ для отримання довжини комбінації з $q = q_w$, останній нуль не може набувати одиничного значення для обмежень (1.9) і відсутня для обмежень (1.8) і при певному розташуванні q_i одиничних розрядів у вихідній кодовій комбінації. Тоді число варіантів переходу нулів в одиниці дорівнює $C_{n-k+q_w-1-q_i}^{q_w-q_i+t}$, а загальна кількість можливих комбінацій з t невиявленими переходами одиниць у нулі та $t + q_w - q_i$ переходами нулів в одиниці дорівнює добутку

$$C_{q_i}^t \cdot C_{n-k+q_w-1-q_i}^{q_w-q_i+t} \quad (1.10)$$

Визначимо максимальну кількість невиявлених переходів (G1) одиниць у нулі.

Для переходу кодової комбінації з $q = q_i$ в комбінацію $q = q_w$

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						22
Зм..	Лист	№ докум.	Підпис	Дата		

необхідно, щоб сумарна кількість правильно переданих одиниць $q_i - t$ та нулів, які можуть перейти в одиницю $n - k - 1 + q_w - q_i$ (1.10), було більше чи одно q_w :

$$q_i - t + n - k - 1 + q_w - q_i \geq q_w, \quad (1.11)$$

$$n - k - 1 \geq t. \quad (1.12)$$

Максимально можлива кількість одиниць t , які можуть перейти в нулі, дорівнює $k - 1$ при $n - k - 1 \geq k - 1$, $k \leq n/2$.

При $k > n/2$ параметр $G1 = n - k - 1$ визначається, виходячи з максимальної кількості нулів, які можуть перейти в одиниці, для того, щоб прийнята комбінація відповідала обмеженням (1.8, 1.9), а при $k \leq n/2$ максимальним числом одиниць q_i . Отже, максимальна кількість невиявлених переходів одиниць у нулі дорівнює

$$G1 = \begin{cases} q_i & \text{при } k \leq n/2, \\ n - k - 1 & \text{при } k > n/2. \end{cases} \quad (1.13)$$

Далі знаходимо число можливих помилкових переходів, що не виявляються.

Відповідно до (1.10) кількість невиявлених помилок при передачі однієї комбінації з t переходами одиниць у нулі дорівнює

$$C_{q_i}^t C_{n - k + q_w - 1 - q_i}^{q_w - q_i + t}. \quad (1.14)$$

Тоді число Y всіх помилкових переходів з $t = 0 \dots G1$ дорівнюватиме сумі, виробленої за всіма можливими параметрами t :

$$Y = \sum_{t=0}^{G1} C_{q_i}^t C_{n - k + q_w - 1 - q_i}^{q_w - q_i + t} = C_{n - k - 1 + q_w}^{q_w}. \quad (1.15)$$

Визначаємо можливість переходу кодової комбінації з числом одиниць $q = q_i$ в кодові комбінації з $q = q_w$.

Імовірність переходу кодової комбінації з $q = q_i$ у комбінацію $q = q_w$ с t переходами одиниць у нулі та переходами $t + q_w - q_i$ нулів в одиниці визначається за формулою

$$P_V = P_{00}^{n-q_w-t-1} P_{01}^{q_w-q_i+t} P_{10}^t P_{11}^{q_i-t}. \quad (1.16)$$

Тоді відповідно до (1.10, 1.13, 1.15) ймовірність $V_{(q_w \rightarrow q_i)}$ визначається сумою

$$V_{(q_w \rightarrow q_i)} = \sum_{t=0}^{G1} C_{q_i}^t C_{n-k+q_w-1-q_i}^{q_w-q_i+t} P_{00}^{n-q_w-t-1} P_{01}^{q_w-q_i+t} P_{10}^t P_{11}^{q_i-t}. \quad (1.17)$$

Ймовірність переходу підмножини кодових комбінацій з $q = q_i$ у підмножину з $q = q_w$ визначається за формулою

$$V_{(q_w \rightarrow q_i)}^{Q_w \rightarrow Q_i} = \sum_{c=1}^{C_{n-k-1+q_i}^{q_i}} P_{\text{сообщ}}(q_i, c) \sum_{t=0}^{G1} C_{q_i}^t C_{n-k+q_w-1-q_i}^{q_w-q_i+t} P_{00}^{n-q_w-t-1} P_{01}^{q_w-q_i+t} P_{10}^t P_{11}^{q_i-t}. \quad (1.18)$$

де $P_{\text{сообщ}}$ - ймовірність появи повідомлення.

Перехід у підмножини з числами одиниць $q_w = q_i$.

Розглянемо перехід кодової комбінації біномного коду з параметрами n та k з числом одиниць q_i до інших комбінацій з числом одиниць.

Для не виявляється помилкового переходу кодової комбінації на іншу потрібно, щоб перехід t одиниць у нулі супроводжувався переходом t нулів і одиниці. В іншому випадку кодова комбінація з $q = q_i$ перейде до класу з числом одиниць $q \neq q_i$.

Візьмемо довільну кодову комбінацію з числом одиниць. Припустимо, що її t одиниць переходять у t нулів. Тоді число варіантів переходу одиниць у нулі $C_{q_i}^t$. Кодові комбінації з кількістю одиниць q_i виходять при різних варіантах переходу в одиниці t нулів із їх загального числа $n-k-1$. Тоді число різних варіантів переходу нулів в одиниці дорівнює C_{n-k-1}^t , а загальна кількість можливих комбінацій з t переходами одиниць у нулі та t переходами нулів у одиниці дорівнює добутку

$$C_{q_i}^t C_{n-k-1}^t. \quad (1.19)$$

Визначаємо максимальну кількість невиявлених переходів (G2) одиниць у нулі.

Для переходу кодової комбінації з $q=q_i$ в клас с $q=q_i$ необхідно, щоб сумарна кількість правильно переданих одиниць q_i-t і нулів, які можуть перейти в одиницю $n-k-1$, було більше чи одно q_i :

$$\begin{aligned} q_i - t + n - k - 1 &\geq q_i, \\ n - k - 1 &\geq t. \end{aligned} \quad (1.20)$$

Максимально можлива кількість одиниць t , які можуть перейти в нуль, дорівнює k при

$$\begin{aligned} n - k - 1 &\geq k, \\ k &\leq (n - 1)/2. \end{aligned} \quad (1.21)$$

При параметрі визначатися, виходячи з максимальної кількості нулів, які можуть перейти в одиниці, для того щоб прийнята комбінація відповідала обмеженням (1.8, 1.9), а при максимальній кількості одиниць q_i . Максимальна кількість невиявлених переходів (G2) одиниць у нулі дорівнює

$$G2 = \begin{cases} q_i \text{ при } k < (n - 1)/2, \\ n - k - 1 \text{ при } k \leq (n - 1)/2. \end{cases} \quad (1.22)$$

Знаходимо число можливих помилкових переходів, що не виявляються.

Відповідно до (1.19) кількість помилкових переходів з t кратними помилками $C_{q_i}^t C_{n-k-1}^t$. Тоді число Y всіх помилкових переходів з $t=1$ G2 дорівнюватиме сумі, виробленій за всіма можливими параметрами t , за винятком вихідної комбінації:

$$Y = \sum_{t=1}^{G2} C_{q_i}^t C_{n-k-1}^t = C_{n-k-1+q_i}^{q_i} - 1. \quad (1.23)$$

Визначаємо можливість переходу кодової комбінації з числом одиниць $q=q_i$ в клас з такою ж кількістю одиниць.

Імовірність появи кодової комбінації з $q=q_i$ с t кратними помилками

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						25
Зм..	Лист	№ докум.	Підпис	Дата		

визначається за формулою

$$P_V = P_{00}^{n-q_i-t-1} P_{01}^t P_{10}^t P_{11}^{q_i-t}. \quad (1.23)$$

Тоді відповідно до (1.19, 1.22, 1.23) ймовірність $V_{(q_w=q_i)}$ визначатиметься сумою

$$V_{(q_w=q_i)} = \sum_{t=1}^{G2} C_{q_i}^t C_{n-m-1}^t P_{00}^{n-q_i-t-1} P_{01}^t P_{10}^t P_{11}^{q_i-t}. \quad (1.24)$$

Ймовірність переходу підмножини кодових комбінацій з $q=q_i$ у клас з таким самим числом одиниць визначається за формулою

$$V_{(q_w=q_i)}^{Q_w \rightarrow Q_i} = \sum_{c=1}^{C_{n-k-1+Q_i}^{Q_i}} P_{сообщ} (q_i, c) \sum_{t=1}^{G2} C_{q_i}^t C_{n-m-1}^t P_{00}^{n-q_i-t-1} P_{01}^t P_{10}^t P_{11}^{q_i-t}. \quad (1.25)$$

Перехід у підмножини з числом одиниць $q_w < q_i$.

Обов'язковою умовою наявності невиявленої помилки в прийнятій комбінації при переході комбінації з $q=q_i$ у комбінацію з $q=q_w$ при $q_w < q_i$ є наявність нулів з $n-k-1+q_w$ по $n-k-1+q_i$ розряди. Максимальна кількість одиниць у цих розрядах дорівнює $q_i - q_w$.

У розрядах з $n-k-1+q_w$ по $n-k-1+q_i$ мінімальна кількість одиниць визначається максимальною кількістю нулів для даних n , які можуть стояти в цих розрядах і різницею довжин кодових комбінацій. Максимальна кількість нулів дорівнює $n-k-1$ для обмежень (1.8). Для обмежень (1.9) у молодшому розряді не може бути одиниця, тому кількість значних нулів також $n-k-1$. Отже, мінімальна кількість одиниць q_{\min} , що знаходяться з $n-k-1+q_w$ по $n-k-1+q_i$ розряди, визначається виразом:

$$q_{\min} = \begin{cases} 0 & \text{при } (q_i - q_w) \leq n - k - 1, \\ q_i - q_w - (n - k - 1) & \text{при } (q_i - q_w) > n - k - 1. \end{cases} \quad (1.26)$$

Розглянемо перехід кодової комбінації біномного коду з параметрами n та k з числом одиниць q_i у комбінації з числом одиниць q_w .

Для невиявленого помилкового переходу кодової комбінації з числом одиниць q_i у комбінацію з числом одиниць q_w необхідно, щоб перехід $t+f$ одиниць у нулі супроводжувався переходом $q_w - q_i - (t+f)$ нулів в одиниці. В іншому випадку кодова комбінація з $q=q_i$ перейде до класу з

числом одиниць $q \neq q_w$.

Візьмемо довільну кодову комбінацію із числом одиниць q_i . Припустимо, що її одиниць переходять у f нулів. Тоді число варіантів переходу одиниць у нулі (з урахуванням обов'язкової умови переходу t одиниць, що знаходяться з $n-k-1+q_w$ по $n-k-1+q_i$ розряди, в нулі) дорівнює $C_{q_i-t}^{q_i-t-f}$. Кодові комбінації з кількістю одиниць q_w виходять за різних варіантах переходу в одиниці $q_w-(q_i-t-f)$ нулів з їхньої загальної кількості $n-k-1-(q_i-q_w-t)$ і за певного розташування q_i одиничних розрядів у вихідній кодовій комбінації. Тоді число варіантів переходу нулів в одиниці дорівнює $C_{n-k-1-(q_i-q_w-t)}^{q_w-(q_i-t-f)}$, а загальна кількість можливих комбінацій з $t+f$ невиявленими переходами одиниць у нулі та $q_w-q_i-(t+f)$ переходами нулів в одиниці дорівнює добутку

$$C_{q_i-t}^{q_i-t-f} \cdot C_{n-k-1-(q_i-q_w-t)}^{q_w-(q_i-t-f)}. \quad (1.27)$$

Визначаємо максимальну кількість одиниць q_{\max} , що знаходяться з 1 по $n-k-1+q_w$ розряди, які можуть перейти до нулі.

Величину q_{\max} визначимо з можливості прийому комбінації з $q=q_w$: кількість нулів у розрядах з 1 по $n-k-1+q_w$ і правильно прийнятих одиниць у цих розрядах має бути більше чи одно q_w :

$$\begin{aligned} q_i - t - q_{\max} + n - k - 1 - (q_i - q_w - t) &= q_w \\ q_w &= n - k - 1 \end{aligned} \quad (1.28)$$

Максимальна кількість одиниць у комбінації з $q=q_i$ у розрядах з 1 по $n-k-1+q_w$ дорівнює q_i-t . При прийомі комбінації з $q=q_w$ всі ці одиниці зможуть перейти в нулі, якщо кількість нулів у цих розрядах до передачі більша або рівна q_w :

$$\begin{aligned} n - k - 1 - (q_i - q_w - t) &\geq q_w, \\ t &\geq q_i - (n - k - 1). \end{aligned} \quad (1.29)$$

Звідси максимальна кількість одиниць q_{\max} , що знаходяться з 1 по $n-k-1+q_w$ розряди, які можуть перейти в нулі, так само

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						27
Зм..	Лист	№ докум.	Підпис	Дата		

$$q_{\max} = \begin{cases} q_i - t \text{ при } t \geq q_i - (n - k - 1), \\ n - k - 1 \text{ при } t < q_i - (n - k - 1). \end{cases} \quad (1.30)$$

Знаходимо число можливих помилкових невиявлених переходів.

Відповідно до (1.27) кількість невиявлених помилок при передачі однієї кодової комбінації з $t+f$ переходами одиниць у нулі та $q_w - q_i - (t+f)$ переходами нулів в одиниці дорівнює

$$C_{q_i - t}^{q_i - t - f} C_{n - k - 1 - (q_i - q_w - t)}^{q_w - (q_i - t - f)}. \quad (1.31)$$

За цим твердженням визначаємо q_{\max} . Тоді число Y всіх помилкових переходів з $t=0 \dots q_{\max}$ дорівнюватиме сумі, виробленій за всіма можливими значеннями f :

$$Y = \sum_{f=q_i - q_w - t}^{q_{\max}} C_{q_i - t}^{q_i - t - f} C_{n - k - 1 - (q_i - q_w - t)}^{q_w - (q_i - t - f)} = C_{n - k - 1 + q_w}^{q_w}. \quad (1.32)$$

Визначимо можливість переходу кодової комбінації з числом одиниць $q=q_i$ Визначимо можливість переходу кодової комбінації з числом одиниць $q=q_w$ з t одиницями в $n-k-1+q_w$ по $n-k-1+q_i$ разрядах.

Імовірність появи кодової комбінації з $q=q_w$ с $t+f$ переходами одиниць у нулі та переходами $q_w - q_i - (t+f)$ нулів в одиниці визначається за формулою

$$P_V = P_{00}^{n - q_w - t - f - 1} P_{01}^{q_w - (q_i - t - f)} P_{10}^{t+f} P_{11}^{q_i - t - f}. \quad (1.33)$$

Тоді відповідно до твердження 10 ймовірність $V_{(q_w < q_i)}$ визначається сумою

$$Y = \sum_{f=q_i - q_w - t}^{q_{\max}} C_{q_i - t}^{q_i - t - f} C_{n - k - 1 - (q_i - q_w - t)}^{q_w - (q_i - t - f)} P_{00}^{n - q_w - t - f - 1} P_{01}^{q_w - (q_i - t - f)} P_{10}^{t+f} P_{11}^{q_i - t - f} \quad (1.34)$$

Знаходимо кількість кодових комбінацій з $q=q_i$.

Кодова комбінація з $q=q_i$ та довжиною $n-k-1+q_i$ розбивається на два сегменти з числом одиниць $q_1=t$ та довжиною $q_w - q_i$ і з числом одиниць $q_2=q_i - t$ та довжиною $n-k-1+q_i - (q_i - q_w)$. Число різних варіантів першого

сегмента $C_{q_1 - q_w}^t$, а другого - $C_{(n-k-1+q_i) - (q_i - q_w)}^{q_i - t}$. Тоді число можливих

комбінацій з $q=q_i$ и $q_1=t$ дорівнює $C_{q_1 - q_w}^t C_{(n-k-1+q_i) - (q_i - q_w)}^{q_i - t}$. Здійснивши

підсумовування за всіма можливими значеннями t , отримаємо

$$Y = \sum_{t=q_i-q_w}^{q_{MIN}} C_{q_i-q_w}^t C_{(n-k-1+q_i)-(q_i-q_w)}^{q_i-t} = C_{n-k-1+q_i}^{q_i}. \quad (1.35)$$

Відповідно до (1.26 – 1.35) ймовірність переходу підмножини кодових комбінацій з $q=q_i$ у підмножину з $q=q_w$ визначається за формулою:

$$V_{(q_w < q_i)}^{Q_w \rightarrow Q_i} = \sum_{t=q_i-q_w}^{q_{min}} \sum_{z=1}^{C_{q_i-q_w}^t} \sum_{s=1}^{C_{(n-k-1+q_i)-(q_i-q_w)}^{q_i-t}} P_{сообщ} (q_i, z, s) \sum_{f=q_i-q_w-t}^{q_{MAX}} C_{q_i-t}^{q_i-t-f} C_{n-k-1-(q_i-q_w-t)}^{q_w-(q_i-t-f)} \times \\ \times P_{00}^{n-q_w-t-f-1} P_{01}^{q_w-(q_i-t-f)} P_{10}^{t+f} P_{11}^{q_i-t-f} \quad (1.36)$$

Відповідно до (1.17, 1.24, 1.34) формула для оцінки ймовірності невиявленої помилки всього біномного коду має вигляд

$$V = \sum_{q_I=0}^k \left(\sum_{q_W=q_I+1}^k \sum_{c=1}^{C_{n-k-1+q_I}^{q_I}} P_{сообщ} (q_I, c) \sum_{t=0}^{G1} C_{q_I}^t C_{n-k+q_W-1-q_I}^{q_W-q_I+t} P_{00}^{n-q_W-t-1} P_{01}^{q_W-q_I+t} P_{10}^t P_{11}^{q_I-t} + \right. \\ \left. + \sum_{c=1}^{C_{n-k-1+q_I}^{q_I}} P_{сообщ} (q_I, c) \sum_{t=1}^{G2} C_{q_I}^t C_{n-k-1}^t P_{00}^{n-q_I-t-1} P_{01}^t P_{10}^t P_{11}^{q_I-t} + \right. \\ \left. + \sum_{q_W=0}^{q_I-1} \sum_{t=q_I-q_W}^{q_{MIN}} \sum_{z=1}^{C_{q_i-q_w}^t} \sum_{s=1}^{C_{(n-k-1+q_i)-(q_i-q_w)}^{q_i-t}} \sum_{s=1}^{C_{(n-k-1+q_i)-(q_i-q_w)}^{q_i-t}} P_{сообщ} (q_i, s, z) \sum_{f=q_i-q_w-t}^{q_{MAX}} C_{q_i-t}^{q_i-t-f} C_{n-k-1-(q_i-q_w-t)}^{q_w-(q_i-t-f)} \times \right. \\ \left. P_{00}^{n-q_w-t-f-1} P_{01}^{q_w-(q_i-t-f)} P_{10}^{t+f} P_{11}^{q_i-t-f} \right). \quad (1.37)$$

Отримане вираз дозволяє проводити оцінку завадостійкості біномних кодів за одним з основних критеріїв ймовірності помилки, що не виявляється, і розраховувати продуктивність і надійність систем передачі даних на основі цих кодів [5].

1.2.2 Порівняння ймовірнісних характеристик у дискретному симетричному каналі без пам'яті для різних кодів. Для аналізу ефективності біномного коду потрібно порівняти його імовірнісні параметри з параметрами подібних перешкодно захищених кодів.

Оскільки пристрій працює в біноміальному рівномірному коді, необхідно вибрати його параметри. Так як до складу пристрою входить 6

						ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
Зм..	Лист	№ докум.	Підпис	Дата			29

мікрокоманд, то зручно вибрати біномну комбінацію з параметрами $n=4$, $k=2$.

Проведемо дослідження таких кодів: простий двійковий код, біноміальний код із параметрами $n=4$ і $k=2$, код із перевіркою на парність та рівноважний код. При побудові кодів будемо враховувати, що кількість кодових комбінацій має бути рівна 6. А так само те, що код, що генерується, повинен бути мінімально необхідним для заданого числа кодових комбінацій. Вихідні коди для порівняння наведені у таблиці 1.1.

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						30
Зм..	Лист	№ докум.	Підпис	Дата		

Таблиця 1.1 – Вихідні коди для порівняння

Простий двійковий код	Біноміаль ний код	Код із перевіркою на парність	Рівноваж ний код
000	000	0000	0011
001	010	0011	0101
010	011	0101	1001
011	100	0110	0110
100	101	1001	1010
101	110	1010	1100

Основними параметрами, що характеризують передачу даних є: ймовірність невиявленої помилки ($P_{но}$), ймовірність правильної передачі ($P_{пп}$) і ймовірність помилки ($P_{оо}$). Для визначення даних параметрів необхідно побудувати каналну матрицю виду, представленого рисунках 1.6.

У каналній матриці літерами a і b позначені кодові комбінації коду, що розраховується. Для дискретного симетричного каналу без пам'яті ймовірність хибного переходу з однієї кодової комбінації до іншої:

$$P(b_j / a_i) = P_9^{d_{ij}} \cdot (1 - P_9)^{n - d_{ij}}, \quad (1.38)$$

де $P_E = P_{01} = P_{10}$ - ймовірність спотворення одного біта;

d_{ij} – кодова відстань між двійковими сигналами a_i і b_j ;

n – число розрядів.

A B	b_1	b_2	b_j	b_B
a_1	$P(b_1/a_1)$	$P(b_2/a_1)$	$P(b_j/a_1)$	$P(b_B/a_1)$
a_2	$P(b_1/a_2)$	$P(b_2/a_2)$	$P(b_j/a_2)$	$P(b_B/a_2)$
a_i	$P(b_1/a_i)$	$P(b_2/a_i)$	$P(b_j/a_i)$	$P(b_B/a_i)$
a_A	$P(b_1/a_A)$	$P(b_2/a_A)$	$P(b_j/a_A)$	$P(b_B/a_A)$

Рисунок 1.6 – Канальна матриця

Після розрахунку канальної матриці проводиться розрахунок імовірнісних характеристик за такими формулами:

$$P_{no} = \sum_{i=1}^{|A|} \sum_{j=1}^{|B|} (P(a_i) \cdot P(b_j/a_i)) \quad i \neq j, \quad (1.39)$$

$$P_{nn} = \sum_{i=1}^{|A|} P(a_i) \cdot P(b_j/a_i) \quad i = j, \quad (1.40)$$

$$P_{oo} = 1 - P_{no} - P_{nn}, \quad (1.41)$$

де $P(a_i)$ – ймовірність a_i -того елемента.

В результаті проведених теоретичних розрахунків отримали графіки порівняння імовірнісних характеристик дискретному симетричному каналі без пам'яті. Дані графіки наведені на рисунках 1.7 – 1.9.




Рисунок 1.7 – Графік порівняння досліджуваних кодових комбінацій від ймовірності спотворення одного біта




Рисунок 1.8 – Графік порівняння ймовірності правильної передачі досліджуваних кодових комбінацій від ймовірності спотворення одного біта




Рисунок 1.9 – Графік порівняння ймовірності помилки досліджуваних кодових комбінацій від ймовірності спотворення одного біта




Рисунок 1.10 – Характеристика швидкості передачі кодових комбінацій

Кожен досліджуваний код представлений на графіках своїм унікальним кольором:

- чорний колір – простий трирозрядний двійковий код;
- червоний колір – біноміальний код із параметрами $n=4$ і $k=2$;
- зелений колір – код із перевіркою на парність;
- синій колір – рівноважний код.

На завершення проведемо аналіз швидкісних показників кодів. Для цього побудуємо залежність кількості переданих кодових комбінацій від часу. Розрахунок будемо проводити для швидкості в каналі зв'язку, що дорівнює 115200 Біт/с.

1.2.3 Розрахунок перешкодозахищеності даних під час передачі у вигляді біноміальних двійкових чисел для різних типів каналу зв'язку. Проведемо аналіз характеристик біномного коду, який знаходиться в несиметричному каналі зв'язку без пам'яті. Несиметричність каналу виражається формулою $P_{01} = k \cdot P_{10}$, в якій k виступає в ролі деякого лінійного коефіцієнта. Розглянемо випадки коли k буде дорівнювати: 1, 0.2 і 0.1.




Рисунок 1.11- Графік порівняння ймовірності невиявленої помилки біномного коду для різних каналів зв'язку




Рисунок 1.11- Графік порівняння ймовірності невиявленої помилки біномного коду для різних каналів зв'язку

На графіках кожен випадок позначений певним кольором: Зелений - $k = 1$; червоний - $k = 0.2$; синій – $k=0.1$.

В результаті проведених досліджень можна зробити такі висновки:

1. У порівнянні з іншими перешкодостійкими кодами біноміальний код поступає за характеристиками ймовірності помилки, що не виявляється, і ймовірності помилки, що виявляється. Але в той же час він має більшу ймовірність правильної передачі та швидкості передачі кодів комбінацій у каналі зв'язку. Це обґрунтовано його малою надмірністю у порівнянні з іншими кодами. Значить використання біномного коду для передачі в каналі зв'язку доцільно в тому випадку якщо не потрібно значного рівня стійкості до перешкод, а більша увага приділяється швидкодії системи передачі даних. Найбільш ефективно біноміальний код працюватиме в системах із зворотним зв'язком, за яким проводиться перезавантаження помилкової комбінації.;

2. Порівнявши характеристики $P_{но}$ і $P_{пп}$ біномного коду приходимо до висновку, що використання несиметричного каналу зв'язку без пам'яті покращує якість передачі. Причому із зменшенням числа k призводить до покращення характеристик передачі. Оскільки k є коефіцієнтом пропорційності в лінійній залежності ймовірностей переходів, його

зменшення призводить до збільшення ймовірності переходу з нуля в одиницю порівняно ймовірністю зворотного переходу. Таким чином, як перешкодостійкий код для передачі інформації оп каналу зв'язку виступає біноміальний код і є можливість вибору типу каналу зв'язку, то перевагу потрібно віддати несиметричному каналу без перешкод, в якому переважають випадкові переходи з нуля в одиницю.

1.3 Розробка електронного пристрою з використанням отриманих результатів дослідження

1.3.1 Обґрунтування алгоритму функціонування та структурної схеми проектованого пристрою. Система, що розробляється, повинна керувати якимось пристроєм, робота якого задана алгоритмом його функціонування. Граф-схема даного розгалуженого алгоритму представлена рисунку 1.12. У ній є три логічні умови, які задаються змінними x_1 , x_2 , x_3 . Ці логічні умови моделюють датчики типу реле, тобто видають сигнали "включено" або "вимкнено", що кодуються відповідно 1 або 0. Також до складу граф-схеми алгоритму входять мікрокоманди z_0, z_1, \dots, z_5 .

Основою УЛМ є схема, побудована за принципом універсального мікропрограмного автомата Уілкса. Для збільшення перешкодостійкості пристрою використовуватимемо рівномірний біноміальний код замість звичайного бінарного коду. Так як біноміальний код є схибленим і в той же час малонадлишковим, то це дозволить підвищити надійність роботи системи управління при дуже малому зниженні швидкодії. Крім цього, біноміальний код буде використовуватися для передачі даних.

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						37
Зм..	Лист	№ докум.	Підпис	Дата		




Рисунок 1.12 – Граф-схема алгоритму роботи об'єкта управління

Оскільки пристрій працює в біноміальному рівномірному коді, необхідно вибрати його параметри. Оскільки до складу пристрою входить 6 мікрокоманд, то зручно вибрати біномну комбінацію з параметрами $n=4, k=2$. Це обґрунтовано тим, що кількість усіх комбінацій буде:

$$N = C_n^k = C_4^2 = \frac{4!}{2!(4-2)!} = 6. \quad (1.42)$$

Біноміальні комбінації, а також відповідні мікрокоманди представлені в таблиці 1.2.

Таблиця 1.2 - Кодування мікрокоманд

Номер мікрокоманди	Мікрокоманда	Код мікрокоманди
1	z_0	000
2	z_1	010
3	z_2	011
4	z_3	100
5	z_4	101
6	z_5	110

Таким чином система складатиметься з таких основних блоків:

- блок індикації та управління;
- блок передачі та прийому даних;
- блок взаємодії з об'єктом керування;
- біноміальний автомат Уїлкса;
- Блок виявлення помилок;
- Блок управління системою.

Блок передачі та прийому необхідний для зв'язку оператора пристрою з самим пристроєм керування на певній відстані. Передача здійснюється послідовним каналом зв'язку згідно з протоколом RS-232. Як блок індикації та управління виступає персональний комп'ютер.

Алгоритм роботи системи управління на основі біноміального автомата Уїлкса представлений на кресленні.

Відповідно до алгоритму роботи проведемо опис роботи проектованого пристрою. При включенні живлення відбувається обнулення пристрою, і переведення його в режим паузи при якому робота припиняється до приходу сигналу, що дозволяє, від оператора. Коли оператор дозволяє роботу системи управління, відбувається вибірка сигналів із датчиків об'єкта управління. Далі згідно з алгоритмом роботи

та значень датчиків формується наступна по порядку мікрокоманда. Ця мікрокоманда перевіряється на наявність помилок. Якщо виявляється помилка, то система управління відключається від об'єкта управління, оператору передається сигнал про помилку і проводиться повторний розрахунок мікрокоманди на основі тих самих значень датчиків. При відсутності помилок мікрокоманда дешифрується і потім формується і надсилається пристрій відповідна команда управління. Водночас відбувається передача мікрокоманди оператору. Якщо надходить сигнал про те, що передана мікрокоманда передана неправильно, то передача повторюється. Якщо все гаразд, то система очікує сигналу початку нового циклу. Якщо оператор надсилає сигнал припинення роботи пристрою, на виході приймача формується сигнал, який переводить пристрій у режим паузи. Аналогічно якщо оператор посилає сигнал обнулення – відбувається обнулення всіх блоків пристрою та система перетворюється на початковий стан. Робота системи управління на основі біноміального автомата Уїлкса виконується по замкнутому циклу.

Структурна схема системи керування на основі біноміального автомата Уїлкса представлена на кресленні. Вона містить такі основні блоки:

- Передавач – здійснює передачу мікрокоманд і службових сигналів вступників до нього;
- приймач – здійснює прийом переданих оператором команд управління та здійснює перевірку правильності прийому за контрольною сумою;
- Блок вихідних підсилювачів - посилює сигнали, що надходять до нього, до потрібного рівня;
- Блок відображення і сигналізації робить висновок візуальної інформації про роботу системи, зберігає дані, що надходять до нього, і сигналізує у разі виникнення несправностей у роботі. Можливо також його застосування як додатковий автоматичний пристрій контролю за роботою системи. Зручно застосовувати як такий пристрій – персональний комп'ютер;
- Блок введення команд управління – набір перемикачів та інших пристроїв введення інформації, призначених для ручного управління

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
Зм..	Лист	№ докум.	Підпис	Дата		40

системою. Оскільки оператор працює з персональним комп'ютером, то введення команд управління здійснюється через стандартні пристрої комп'ютера;

- Блок синхронізації – синхронізує роботу системи з допомогою тактових імпульсів;

- Блок початкової установки – здійснює переведення системи управління в початковий робочий стан при включенні живлення, скидання системи в початкове положення за допомогою перемикача або при подачі оператором відповідного сигналу;

- Пристрій управління – керує роботою системи, здійснює синхронізацію роботи блоків, виконує перемикання режимів роботи, здійснює початкову установку та обробляє сигнали про помилку роботи;

- Блок збору та зберігання інформації – зчитує значення датчиків об'єкта управління, здійснює збереження цих даних та їх виведення в потрібний момент;

- Біноміальний лічильник-регістр – за тактовими імпульсами перебирає коди мікрокоманд, задані в біноміальній формі, а також працює як регістр, якщо на його вхід "+1" надходить сигнал низького рівня;

- Пристрій виявлення помилок – сигналізує про появу помилкової комбінації під час роботи системи;

- Блок дешифрації – дешифрує закодовану мікрокоманду, перетворюючи її з біноміального коду в унітарний;

- Блок формування команд управління – виконує функцію шифрації, тобто перетворює унітарний код кодові комбінації для управління об'єктом управління;

- Блок перевірки логічних умов – що містить дві групи входів, однією з яких надходять сигнали з виходів дешифратора, але в іншу – логічні умови від датчиків, перевіряє ці умови та виробляє з їхньої підстави наступних шляхів виконання мікропрограми;

- Блок формування мікрокоманд – на підставі даних, що надходять до нього з дешифратора і БФМК формує, у разі розгалуження алгоритму, нову мікрокоманду подається на лічильник, а у разі відсутності відгалуження, встановлює на вхід "+1" лічильника логічну 1, дозволяючи

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						41
Зм..	Лист	№ докум.	Підпис	Дата		

тим самим лічильнику встановити наступну по порядку мікрокоманду.**1.3.2 Розробка схеми електричного функціонального проектованого пристрою.**

Біноміальний лічильник-регістр. Як лічильник-регістр використовується біноміальний підсумовуючий лічильник з можливістю використовувати його як регістр. Згідно з проведеними підрахунками, параметри рівномірного біномного коду, а значить і параметри лічильника повинні бути наступні: $n=4$, $k=2$. Тоді розрядність біномного лічильника можна знайти за формулою

$$N_p = n - 1 = 4 - 1 = 3, \quad (1.43)$$

де N_p - кількість розрядів лічильника, n - параметр біномної системи.

Лічильник має тактовий вхід, який надходять синхроімпульси. Також є вхід обнулення, який скидає всі тригери у нуль і на виході лічильника формується початкова кодова комбінація 000.

Принцип побудови біномного лічильника описаний у [1].

На кресленні схеми функціональної електричної блоком SM позначений матричний суматор. Він містить першу групу з $(k+1)$ елементів І, другу групу з $(k+1)$ елементів І та групу з k елементів АБО, також дві групи входів: перша група з 2 входів ("0", "1"), друга - з $k+1$ ("0"... "k"). Кожен із трьох суматорів будується за наведеною схемою на рисунку 1.13.

Оскільки лічильник також є і регістром, він має група з трьох входів установки лічильника. На ці входи подаються кодові комбінації, які за новому тактовому імпульсі надходять вихідні висновки. Для перемикання між режимами біномного лічильника та регістру передбачено вхід "+1". Якщо на цьому вході встановлено високий логічний рівень, то схема працює як лічильник, а якщо низький логічний рівень – то як регістр.

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						42
Зм..	Лист	№ докум.	Підпис	Дата		




Рисунок 1.13 – Матричний суматор

Лічильник рахує до 6 у біноміальному кодi. Формат та порядок проходження біноміальних кодових комбінацій у лічильнику були наведені в таблиці 1.2.

Визначення помилок. Оскільки лічильник є біноміальним, він у нього є заборонені комбінації, тобто є завадостійким. Тому лічильник має вихід, що сигналізує про помилку. У цьому реалізації обробляються лише помилки викликані тим, кількість одиниць на виході перевищує їх допустиме кількість, рівне нашому випадку $k=2$. Оскільки матричні суматори SM підраховують кількість одиниць у формованій кодової комбінації, з виходів 4 знімають інформацію про перевищення числа k одиниць. Отже, сигнал помилки роботи лічильника-реєстру та всього пристрою управління знімають зі старших виходів матричних суматорів.

Біноміальний дешифратор. Біноміальний дешифратор призначений для перетворення біноміальної кодової комбінації, що надходить на його входи, двійковий унітарний код, який знімається з його виходів. Дана схема містить $N=3$ входів, та $C_n^k = C_4^2 = 6$ виходів.

Біноміальний дешифратор будується за принципом, наведеним у [1]. Ця схема обрана з принципу простоти та економічності реалізації. Вона застосовується виключно для біноміальних лічильників, оскільки крім стандартних виходів лічильника використовує ще й виходи матричного

суматора, що входить до складу самого лічильника.

Блок формування команд управління. Цей блок виконує роль шифратора. Він перетворює унітарний код з виходу біномного дешифратора, який є номером команди, кодову комбінацію, призначену для керованого пристрою. Отримувана кодова комбінація надає руху виконавчі механізми пристрою. Таким чином, блок формування команд управління є ланкою, що узгоджує між автоматом управління і тим пристроєм, яким цей автомат керує. Він будується на основі логічних елементів і будується за специфічною для даного керованого пристрою схемою. Оскільки завдання не обумовлена конкретна структура керованого пристрою, вважатимемо, що коди команд управління повністю ідентичні коду, одержуваному з виходу дешифратора. Це означає, що блок формування мікрокоманд у даній системі керування на основі біноміального автомата Уілкса відсутній.

Блок перевірки логічних умов. Призначений перевірки логічних умов, які у вигляді логічних рівнів на входи $x_1 \dots x_3$. Логічні умови – це сигнали з датчиків типу реле, які виробляє керований пристрій. При виконанні або не виконанні певної умови на заданому етапі роботи пристрою, що визначається сигналами з дешифратора, в блоці перевірки логічних умов виробляється подальший шлях роботи схеми. Цей блок виконується на логічних елементах, відповідно до заданих логічних рівнянь.

Він містить: групу із трьох входів (x_1 - x_3) для введення логічних умов; групу з шести входів, підключених до виходу дешифратора, які визначають команду, що виконується в даний момент; групу із шести виходів, на яких формується результат перевірки виконання логічних умов. Специфіку побудови блоку перевірки логічних умов було описано у п.1.1.6.

Блок формування мікрокоманд. Будується на основі логічних елементів АБО. Він призначений для формування мікрокоманд у біноміальному коді, які потім надходять на входи передустановки лічильника-реєстру. Вироблення певної мікрокоманди заснована на даних, що надходять від блоку перевірки логічних умов і даних з виходу дешифратора. Якщо на певному етапі роботи

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						44
Зм..	Лист	№ докум.	Підпис	Дата		

виконується деяка умова, що веде до відгалуження алгоритму роботи від лінійного шляху, то згідно з обробленими даними від БПЛУ блок формування мікрокоманд синтезує та подає на вихідні висновки код нової мікрокоманди. Якщо ж відгалуження у порядку виконання команд не відбувається, то на виведенні "n+1" встановлюється високий логічний рівень, який надходить на вхід "+1" лічильника, переводячи його в лічильний режим. В результаті при новому тактовому імпульсі лічильник переключиться в наступну по порядку прямую комбінацію, забезпечивши тим самим лінійність виконання алгоритму роботи системи управління.

Кількість входів у блоці формування мікрокоманд дорівнює 12. Це 6 входів на які заводяться кодові комбінації з виходів БПЛУ та 6 входів для прийняття значень із виходів біномного дешифратора. А також блок містить групу з трьох виходів, які задають сигнали для встановлення лічильника і ще один вихід для установки лічильника-регістра в рахунковий або реєстровий режими.

Блок вихідних підсилювачів. Блок вихідних підсилювачів призначений для узгодження та посилення сигналів з виходів мікросхем з виконавчими пристроями об'єкта керування. Коефіцієнти посилення залежать від конкретного виконавчого пристрою та його характеристик. Найбільш просто і зручно використовувати набір операційних підсилювачів, включених за схемою посилення зі зворотним зв'язком. Кількість підсилювачів дорівнюватиме кількості виконавчих пристроїв. Оскільки об'єкт управління не конкретизовано, то вважатимемо, що посилення та розв'язка струмом не потрібні. Це означає, що у цій реалізації блок вихідних підсилювачів відсутня.

Блок збору та зберігання інформації. Так як об'єкт управління є динамічним і постійно змінюється пристрій, то значення датчиків не є дискретними, а постійно змінюються в часі. Для коректної роботи системи управління потрібно щоб усі вхідні дані у межах виконання одного циклу роботи системи управління були статичними, інакше може виникнути помилка. Блок збору та зберігання інформації здійснює вибірку значень датчиків у момент приходу керуючого імпульсу. І ці значення зберігаються протягом усього циклу роботи пристрою. Даний блок зручно реалізувати за допомогою реєстру, який

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						45
Зм..	Лист	№ докум.	Підпис	Дата		

зчитує і зберігає інформацію по тактовому імпульсу. Кількість осередків пам'яті буде відповідати кількості зовнішніх датчиків і дорівнює трьом.

Приймач та передавач. Приймач та передавач призначений для обміну інформацією між системою керування та оператором. Оскільки використовується послідовний канал зв'язку, а оператор контролює та керує роботою системи управління за допомогою персонального комп'ютера, найбільш зручним є спосіб обміну інформацією по протоколу RS-232. Оскільки за даним протоколом логічні рівні передачі не відповідають логічним рівням мікросхем ТТЛ і ТТЛШ, вважатимемо, що інформаційний сигнал був попередньо демодульований. Як поєднання рівнів RS-232 і ТТЛ можна застосовувати імпортовану мікросхему MAX 232. Вона містить у собі два модулятори і два демодулятори ТТЛ рівнів.

Згідно з обраним протоколом, один пакет прийому складається з 7 біт інформації. Перший біт – інформаційний. Він призначений для індикації початку пакета. Потім розміщуються 3 інформаційні біти і слідом біт парності. Останні 2 біти – стопові.

Приймач приймає лише 3 службові команди: 000 – сигнал обнулення, 101 – сигнал перемикання режиму "пауза", 110 – сигнал помилки прийому переданої мікрокоманди або службової команди. А також у приймачі проводиться перевірка на парність і у разі помилкового прийому формується сигнал перезапиту.

Передавач передає 6 біноміальних мікрокоманд, зазначених у таблиці 1.1, а також 2 службові команди: 001 – команда помилки прийому команди оператора, 111 – помилка роботи пристрою управління (генерується пристроєм виявлення помилок).

Зв'язок передавача та приймача з комп'ютером оператора здійснюється за допомогою СОМ порту на швидкості 115 200 Біт/с. Відповідно внутрішні генератори приймача та передавача працюють на частоті 115 кГц.

Обчислення парності в приймачі та передавачі здійснюється за допомогою логічного елемента – ВИКЛЮЧНЕ АБО.

Приймач розробляється з урахуванням зсувного регістру. При надходженні сигналу початку пакета даних включається тактовий генератор. Дані заносяться у зсувний регістр. Лічильник відраховує

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
Зм..	Лист	№ докум.	Підпис	Дата		46

необхідну кількість тактів та видає сигнал завершення прийому. Приймач знову переводиться в початковий режим очікування. Отримана команда перевіряється на парність, декодується та відправляється на різні блоки пристрою.

Робота передавача базується на роботі мультиплексора. При надходженні сигналу початку передачі відбувається визначення комбінації, що передається, запис її в буферний регістр і обчислення контрольної суми. Далі по сигналах від тактового генератора сформований пакет за допомогою лічильника та мультиплексора передається в канал зв'язку. Якщо передавач зайнятий передачею, а на його вхід надійшов сигнал про нову передачу, то є додатковий буферний елемент, який почне відправку інформації, як тільки передавач звільниться.

Блок початкової установки. Блок початкової установки призначений для початкового обнулення біномного лічильника, буферних регістрів зберігання інформації, приймача та передавача. Він виконує дві основні функції: функцію обнулення та встановлення лічильника при включенні живлення та початку роботи та функцію перезавантаження та встановлення схеми в початковий стан при зовнішньому впливі людини-оператора пристрою.

Обнулення при включенні живлення викликано тим, що при подачі напруги живлення на входи тригерів, регістрів і лічильників вони встановлюються в невизначений стан. Це може спричинити неправильну роботу схеми або призвести до критичних помилок роботи пристрою.

Перезавантаження системи управління та встановлення схеми в початковий стан виконуються самою людиною при натисканні кнопки обнулення або передачі певної команди по каналу зв'язку від блоку управління на базі комп'ютера до блоку початкової установки. Ця операція необхідна при зависанні автомата управління внаслідок збоїв у роботі.

Блок синхронізації. Блок синхронізації є генератором тактових синхроімпульсів. Єдиним виходом генератора є вихід частоти. Цей вихід приєднується до тактового входу лічильника. Це забезпечує тактування виконання мікрокоманд, тобто інтервал часу між сусідніми командами

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
Зм..	Лист	№ докум.	Підпис	Дата		47

строго визначений. Дана властивість необхідна для узгодження та коректної роботи проекрованої схеми та керованого їй пристрою. Частота, з якої впливають тактові імпульси, не є важливим параметром даної схеми. Але все ж вона не повинна бути більшою ніж частота роботи пристрою, що проектується. Це визначається часом затримки сигналу при проходженні через найдовший ланцюжок із функціональних елементів схеми. Оскільки пристрій містить біномний лічильник, що має досить складну і багатоелементну структуру, а також містить безліч логічних елементів, то час затримки роботи схеми будуть суттєвими. Отже, і частота роботи схеми буде обмеженою. В даному випадку виберемо, щоб частота була приблизно в 4 рази менша за частоту передачі одного пакета інформації. Це необхідно для коректної передачі даних та реалізації перезапиту у разі помилок передачі. Таким чином, частота генератора синхроімпульс буде становити 3.6 кГц, що є цілком прийнятним при виконанні управління.

Блок введення команд управління, блок відображення та сигналізації, блок вихідних підсилювачів, передавач та приймач на стороні оператора є частиною персонального комп'ютера і тому їх розробку проводити не потрібно.

1.3.3 Розробка та розрахунок важливих електричних вузлів та блоків пристрою.

Вибір елементної бази. При проектуванні будь-якого електронного пристрою важливо у дрібницях пояснити алгоритм його функціонування, розглянути сфери можливого та оптимального застосування. Але також дуже важливим є пошук конкретних електронних приладів, на основі яких будується цей пристрій. Особливо це важливо, коли йдеться про пристрій, який проектується для масового виробництва: якщо використовувати прецизійні елементи, то може виявитися, що собівартість цього пристрою може зробити його виробництво не вигідним; з іншого боку, у деяких випадках використання мікросхем загального призначення стане причиною неякісної роботи пристрою. Крім того, різні серії мікросхем, що випускаються промисловістю, мають свої особливості роботи, які треба враховувати безпосередньо при проектуванні пристрою.

Найбільш поширеними є серії ТТЛ та ТТЛШ. Слід зазначити, що

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						48
Зм..	Лист	№ докум.	Підпис	Дата		

інтегральні схеми ТТЛ та ТТЛШ мають однакову напругу живлення $U = 5V + 5\%$ та подібні значення логічних рівнів. Ця обставина дозволяє спільно використовувати інтегральні схеми різних серій. Однак при розробці цифрових пристроїв з використанням ІС однієї серії необхідно обґрунтовано вибрати відповідну серію. Насамперед слід оцінити необхідну швидкодію, після чого обмежити вибір серій інтегральних схем споживаною потужністю. Остаточо вибір тієї чи іншої серії проводиться з урахуванням функціональних можливостей серії, а отже приймається рішення про необхідність використання додатково ІС інших серій, з урахуванням вартості, стійкості до механічних, кліматичних та інших впливів, необхідність узгодження з параметрами інших пристроїв тощо. електричні параметри ІС ТТЛ та ТТЛШ наведені в таблиці 1.3.

Таблиця 1.3 - Основні електричні параметри інтегральних схем ТТЛ и ТТЛШ

Параметр	Серія							
	133 155	130 131	136 158	134	530 531	533 555	1531	1533
$I_{вх}^0$, мА, мк	-1,6	2,3	-0,4	-1,18	-2	-0,4	0,6	-0,2
$I_{вх}^1$, мА, мк	0,04	0,07	0,02	0,012	0,05	0,02	0,02	0,02
$I_{ввых.макс}^0$, мА	16		4	1,8	20	8		4
$I_{ввых.макс}^1$, мА	-0,4		-0,2	-0,12	-1	-0,4		-0,4
$U_{ввых}^0$, В, мк	0,4	0,35	0,3	0,3	0,5	0,4	0,8	0,4
$U_{ввых}^1$, В, мк	2,4	2,4	2,4	2,3	2,7	2,5	2,0	2,5
$K_{раз}$	10	10	10	10	10	10	30	20
$t_{зад}^{0/1}$, нс, мк	22	10	60	100	4,5	10	3,9	4
$t_{зад}^{1/0}$, нс, мк	15	10	60	100	5	10	3,8	4
$P_{пот}$, мВт, мк	22	44	6	2	19	2	4	1
$U_{пом}$, В, мк	0,4	0,4	0,4	0,35	0,5	0,7	0,8	0,8
f , МГц, мк	10	30	5	3	50	15	5000	100

Оскільки проєктована схема управління призначена для управління більшістю функціональних автоматів без особливих вимог, то й до системи управління на основі біноміального автомата Уілкса не висуваються високі вимоги щодо швидкодії та наднадійності. Таким чином, можна вибрати найбільш поширену серію мікросхем.

У таблиці 1.2 наводяться такі параметри для різних серій:

$I_{вх}^0$ - вхідний струм логічного нуля;

$I_{вх}^1$ - вхідний струм логічної одиниці;

$U_{вих}^a$ - максимальне значення вихідного напруги, що відповідає рівню логічного нуля, при якому забезпечується нормальна робота наступних інтегральних схем;

$U_{вих}^1$ - мінімальне значення вихідної напруги, що відповідає рівню логічної одиниці, при якому забезпечується нормальна робота наступних інтегральних схем;

$K_{раз}$ - коефіцієнт розгалуження по виходу визначає число входів елементів даної серії, яке може бути без порушення працездатності, підключене до виходу попереднього логічного елемента;

$t_{зад}^{0/1}$ - час затримки переходу інтегральної схеми зі стану логічного нуля до стану логічної одиниці;

$t_{зад}^{1/0}$ - час затримки переходу інтегральної схеми зі стану логічної одиниці у стан логічного нуля;

$P_{пот}$ - потужність, що споживається базовим логічним елементом від джерела живлення;

$f_{макс}$ - максимальна частота перемикавання;

$U_{пом}$ - максимально допустиме значення статичної перешкоди.

В цій роботі обрано серію мікросхем К1533. Причини вибору цієї серії такі:

- має хороші параметри по швидкодії та малому споживанню потужності;

- Працює на поширеній ТТЛ логіки, тому добре узгоджується з об'єктом управління;

- до її складу входять такі важливі функціональні елементи, як мультівібратор, що чекає, який можна використовувати як генератор синхроімпульсів (К1533АГ3), JK-тригер з тактовим входом і можливостями його обнулення і встановлення в одиничний стан (К1533ТВ9), мультиплексор з 8 вхідними даними (К1533КП), зсувний регістр необхідний роботи приймача (К1533ІР8), і навіть такий важливий, але з всюди зустрічається логічний елемент 3І (К1533ЛІЗ)[6].

Проектування біномного лічильника-регістру. Біноміальний лічильник, використовуваний у цій роботі, має параметри $n=4$, $k=2$. Крім цього

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
Зм..	Лист	№ докум.	Підпис	Дата		50

лічильник також виконує роль регістру. Для перемикання між режимами лічильника та регістру служить висновок "+1". Коли цьому висновку встановлений високий логічний рівень, то схема працює як біноміальний лічильник, а коли низький логічний рівень, то як регістр. Схема біномного лічильника-регістра представлена на принциповій схемі.

До складу схеми входять матричні суматори, розрядність яких збільшується від старшого розряду до молодшого. Це зроблено через незатребуваність деяких розрядів матричного суматора у старших розрядах лічильника і дозволяє значною мірою заощадити кількість мікросхем та підвищити швидкодію пристрою.

Перший матричний суматор виконаний на елементах DD27.1, DD27.2, DD28.31, DD28.1, DD25.5, DD25.6, DD29.4. Другий матричний суматор виконаний на елементах DD27.3, DD27.4, DD28.3, DD28.4, DD30.1, DD30.2, DD31.1, DD30.3, DD30.14.

Звичайний матричний суматор зображено рисунку 1.13. Він працює в унітарному коді, тобто на групу входів має надходити кодова комбінація, що містить лише 1 одиницю. Цей матричний суматор має дві групи входів. Якщо на групу з двох нижніх входів подати комбінацію 10 відповідно, матричний суматор працюватиме в режимі зберігання. Це означає, що поступила на входи 0-4 унітарна кодова комбінація без змін перейде на виходи пристрою. Якщо ж на групу нижніх входів подати комбінацію 01 відповідно, то до вступу на входи 0-4 комбінації додасться одиниця. Так як матричний суматор працює в унітарному коді, то додавання одиниці призведе до того, що одиничний сигнал зміститься у бік наступного старшого розряду. Єдиною відмінністю суматора на кресленні від суматора на рисунку 1.13 є використання елементів І-НЕ, НЕ замість елементів І, АБО. Це пов'язано з більшою поширеністю та низькою ціною даних елементів.

Вхід "+1" є 4 виходом шини даних, що надходять у біноміальний лічильник-регістр, зображений на принциповій електричній схемі.

Крім матричних суматорів до складу біномного лічильника входять мікросхеми: DD11.2, DD15.4, DD20.1, DD14.2, DD20.2, DD14.3, DD20.3, DD19.2, DD22.1, DD22.2, DD11.3, DD11.4, DD16.6, DD25.1, DD25.2.

Також до складу лічильника-регістру входять мікросхеми DD15.1-

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						51
Зм..	Лист	№ докум.	Підпис	Дата		

DD15.3 виконують роль асинхронного скидання лічильника в нульовий стан при надходженні сигналу обнулення.

Роботу лічильника як регістру забезпечують мікросхеми DD7.2-DD7.5, DD4.4, DD5.2-DD5.4, DD13.1-DD13.3. Виходи даної схеми приєднані до входів R та S тригерів для забезпечення зовнішнього перемикання тригерів. Якщо на виході 4 шини даних приходять сигнал перемикання в режим регістра, що дорівнює "0", то робота лічильника блокується елементами DD14.2, DD14.3, DD20.3. А робота регістрів дозволяється якщо, крім цього сигналу, є високий рівень на виході синхронізації. Перевірку наявності необхідних сигналів проводить елемент DD4.4.

Працює біноміальний лічильник в такий спосіб. У початковий момент усі jk-тригери DD19.2, DD22.1, DD22.2 встановлені в нульовий стан. На виході лічильника сформовано сигнал 000.

З інверсного виходу тригера 19.2 одиничний сигнал надходить на перший матричний суматор і формує його нульовому виході (вихід елемента DD25.5) одиничний сигнал. Так як всі тригери знаходяться в нульовому стані, цей же одиничний сигнал буде сформуванні і на нульовому виході другого матричного суматора (вихід елемента DD31.1). Потім дана одиниця проходить через елемент АБО 11.2 надходить на вхід елемента І 14.2. На обидва входи елемента АБО 11.3 надходять нульові сигнали, отже, з його виході також буде нульовий сигнал. Даний сигнал надходить на елемент 20.3, встановлюючи на вході k тригера нульовий стан, і на елемент НЕ 25.1, який формує одиничний сигнал подається на один із входів елемента 14.2. Якщо лічильник працює в лічильному режимі (на вході "+1" встановлена одиниця), то на третій вхід елемента також подано одиницю. На вході j тригера 22.1 встановлюється високий логічний рівень, який переводить тригер в одиничний стан із приходом нового тактового імпульсу. На виході лічильника встановлюється комбінація 010.

Так як тригер 22.1 встановлено одиничний стан, то тепер на одиничний сигнал буде на першому виході першого матричного суматора (вихід елемента DD29.4). Оскільки тригер 22.2 перебуває у нульовому стані то першому виході другого матричного суматора (вихід елемента

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
Зм..	Лист	№ докум.	Підпис	Дата		52

DD30.3) також буде одиниця. Далі вона надходить на вхід елемента 4.3. На інших входах цього елемента встановлені одиничні сигнали. Це означає, що на вхід j тригера 22.2 подана одиниця, а на вхід k подано нуль. При надходженні тактового імпульсу цей тригер перетворюється на одиничний стан. На виході лічильника встановлюється кодова комбінація 011.

Тепер другого виході другого матричного суматора встановлюється одиничний сигнал (вихід елемента DD30.4). На виході АБО 11.4 встановлений одиничний сигнал, який відповідно встановлює на виході елемента І 14.3 нульовий, а на виході І 20.3 одиничний сигнали. Цей одиничний сигнал надходить на елемент І 20.2, що призводить до появи на його виході одиниці. Оскільки на прямому виході тригера 19.2 встановлено нульовий сигнал, то на виході елемента 20.1 буде нуль, а на виході елемента 15.4 буде одиниця. Логічні рівні, подані на входи тригерів на час вступу нового тактового імпульсу, переведуть тригер 19.2 в одиничний стан, а тригери 22.1 і 22.2 в нульовий. Це спричинить формування на виході лічильника комбінації 100.

Аналогічно вище описаного алгоритму роботи біномного лічильника формуються кодові комбінації 101 та 110 [1].

Проектування біномного дешифратора. Біноміальний дешифратор перекладає біномні комбінації, що надходить на його вхід до унітарного коду, що знімається з його виходів. Він містить три входи та шість виходів. Схема дешифратора представлена рисунку 1.14.

Для дешифрації станів лічильника необхідно знати кількість одиничних розрядів у кодових комбінаціях та їхнє розташування. Інформація про кількість одиниць міститься на виходах матричного суматора першого розряду, а про їхнє розташування – на прямих виходах тригерів лічильника. У таблиці 1.4 наведено біномні комбінації з параметрами $n=4$, $k=2$, згруповані за кількістю одиниць.

Кодові комбінації розбиваються на групи, що містять однакову кількість одиниць. Так, у групі з однією одиницею увійдуть комбінації 010 та 100, у групу з двома одиницями – 011, 101 та 110. Нульовий стан лічильника знімається з нульового виходу матричного сумматору першого розряду та подається на вихід.

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
Зм..	Лист	№ докум.	Підпис	Дата		53

Дешифрація станів лічильника відбувається в такий спосіб. У вихідному стані в лічильнику знаходиться комбінація 000 і на нульовому виході суматора першого розряду відповідно є одиничний сигнал, який надходить на вихід пристрою і таким чином дешифрується нульовий стан лічильника.




Рисунок 1.14 - Біноміальний дешифратор

Таблиця 1.4 - Біноміальні числа з $n=4$, $k=2$, згруповані за кількістю одиниць

Кількість одиниць	Розряд			Номер виходу дешифратора
0	0	0	0	0
1	0	1	0	1
	1	0	0	3
2	0	1	1	2
	1	0	1	4
	1	1	0	5

При знаходженні лічильника в стані 010 одиничний сигнал з першого виходу суматора надходить на перший вхід елемента, а одиничний сигнал з другого виходу лічильника надходить на інший вхід цього елемента. В результаті з'являється одиничний сигнал на виході елемента DD37.1, а значить і виході 1 самого дешифратора. Дешифрація стану 100 відбувається аналогічно. Сигнал при цьому знімається з виходу 3 дешифратора (DD11.4).

При знаходженні лічильника в стані 011 одиничний сигнал з другого виходу матричного суматора надходить на перший вхід елемента, інші два входу якого надходять одиничні сигнали з виходів 1 і 2 біноміального лічильника. В результаті з'являється одиничний сигнал на виході елемента DD7.3, дешифруючи тим самим другий стан лічильника.

Аналогічно будуть визначені і всі інші стан лічильника [1].

Проектування блоку перевірки логічних умов. Блок перевірки логічних умов будується на логічних елементах І. На кожному з вхідних умов X необхідно два елементи І один елемент НЕ. Схема блоку перевірки логічних умов наведено на рисунку 1.15.

Згідно з заданим алгоритмом функціонування пристрою є три логічні умови, перевірка яких відбувається у певні моменти роботи схеми. Принцип роботи блоку перевірки логічних умов є наступним. При появі на лічильнику біноміальної кодової комбінації 011, на виході 2 дешифратора встановлюється значення логічної 1, у той час як на всіх

інших виходах дешифратора встановлені значення логічного 0. Далі ця 1 з виходу дешифратора надходить на входи двовходових логічних елементів І (DD2. DD2.2). На другі входи цих елементів надходять відповідно пряме та інверсне значення логічної умови X1, перевірка якого потрібна на даному етапі роботи. Інверсія значення X1 виходить з допомогою застосування логічного елемента НЕ (DD1.1). Якщо виконується логічна умова X1 (на вході X1 з'являється сигнал логічної 1), то на виході елемента DD2.1 встановлюється високий логічний рівень. А на виході елемента DD2.2 встановлюється значення логічного нуля, оскільки на один із його входів подано інверсне значення логічної умови X1, що відповідає нульовому рівню. Якщо логічне умова не виконується (на вході X1 – логічний нуль), тоді на виході 1 блоку перевірки логічних умов буде нульовий сигнал, але в виході 2 – одиничний.

Аналогічним чином перевіряються логічні умови X2 і X3, лише специфічним у разі є те, що перевірка логічного умови X3 відбувається за умови невиконання логічного умови X2. Відповідно на входи елементів DD3.1 та DD3.2 подають сигнал не з виходу дешифратора, а з виходу DD2.4, що індикує невиконання умови X2. Ця структура з'єднання логічних елементів обґрунтована схемою алгоритму функціонування керованого пристрою.

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						56
Зм..	Лист	№ докум.	Підпис	Дата		

Від дешифратора




Рисунок 1.15 – Блок перевірки логічних умов

Проектування блоку формування мікрокоманд. Блок формування мікрокоманд, приймаючи значення з виходів дешифратора та блоку логічних умов, формує кодові комбінації для керування лічильником-регістром. Схема проектованого блоку представлена на рисунку 1.16.

При переборі команд z_0, z_1, z_4, z_5 , а також при виконанні логічних умов X_1 та X_2 алгоритм є лінійним. Тому блок формування мікрокоманд повинен у цьому випадку сформувавати на вході "+1" лічильника одиничний сигнал. Це реалізується за допомогою елемента АБО, подачею на його входи сигналів 0, 1, 4, 5 виходів дешифратора, а також сигналів 1 і 3 з виходу блоку перевірки логічних умов. Відповідно при появі хоча б на одному з перелічених вище виходів сигналу логічної одиниці на виході схеми АБО також з'явиться одиничний сигнал, який потім надходить на вхід "+1" біноміального лічильника.




Рисунок 1.16 – Блок формування мікрокоманд

Оскільки в елементній базі шестивихідних елементів АБО не зустрічається, то він був замінений еквівалентною схемою на двох логічних елементах АБО-НЕ (DD2.1 і DD2.2) та одному елементі І-НЕ (DD3) підключених як показано на рисунку 1.16.

Коли алгоритм роботи системи управління відхиляється від лінійного, то блоку необхідно сформувати нову біноміальну кодову комбінацію яка повинна буде встановитися при наступному такті. При цьому на вході +1 повинен бути встановлений сигнал логічного нуля. Для формування мікрокоманд використовують висновки 2, 4, 5 блоку перевірки логічних умов. Ці висновки поєднуються схемами АБО на елементах DD1.1 и DD1.2.

Принцип формування мікрокоманд є наступним. При невиконанні логічної умови X1, на виході блоку 2 перевірки логічних умов з'являється одиничний сигнал. Відповідно до алгоритму має виконатися команда z₂

закодована як 011. Тому одиничний сигнал, що надходить, заводиться на вихід 1 і на вхід одного з елементів АБО на DD1.1, вихід якого є другим розрядом двійкової комбінації знімається з виходу.

Аналогічним чином формуються мікрокоманди 100 та 110 при невиконанні та виконанні логічної умови ХЗ відповідно. Так як одиниця в молодшому розряді зустрічається тільки один раз, то застосовувати елемент АБО в даному випадку немає необхідності.

Проектування блоку обнулення. Блок обнулення здійснює примусове обнулення лічильника при включенні живлення. Крім цього, можливе обнулення при натисканні кнопки обнулення людиною-оператором пристрою або при прийомі від оператора по каналу зв'язку сигналу обнулення. Реалізація даного блоку представлена на рисунку 1.17.

Примусове обнулення пристроїв здійснюється подачею інверсний вхід обнулення сигналу логічного нуля. При обнуленні безпосередньо людиною нульовий сигнал формується при перемиканні ключа SA1.

Обнулення при включенні живлення реалізується за допомогою конденсатора С1 та резистора R2. При включенні живлення схеми напруга на конденсаторі неспроможна змінитися стрибком, отже деякий час утримуватиметься сигнал логічного нуля. Цього цілком достатньо щоб встановити всі тригери лічильника в нульовий стан. Далі конденсатор С1 починає заряджатися через резистор R2 і через якийсь час він виявиться повністю зарядженим. Таким чином, замість логічного нуля встановиться логічна одиниця і тригери зможуть працювати в нормальному режимі.

При реалізації обнулення оператор повинен сформувати в блоці введення команд управління кодову комбінацію виду 000. Далі ця комбінація через канал зв'язку надходить від передавача до приймача. Прийом команд управління здійснюється асинхронно. Пристрій керування дешифрує команду обнулення та видасть відповідний сигнал на вхід блоку початкової установки.

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						59
Зм..	Лист	№ докум.	Підпис	Дата		




Рисунок 1.17 – Блок початкової установки

Логічний елемент І (DD1) є сполучною ланкою трьох способів обнулення лічильника. Він виробляє сигнал обнулення під час виконання хоча б одного із способів обнулення.

Проектування блоку взаємодії з об'єктом управління. Блок взаємодії призначений для зв'язку системи управління та об'єкта управління, а також забезпечення їх узгодженої та коректної роботи. Для цього потрібна наявність буферних елементів для тимчасового зберігання вхідних та вихідних сигналів від пристрою. Як такі буферні елементи використовуються регістри. Для зберігання значень від датчиків потрібно 3 осередки пам'яті, а для зберігання команд керування – 6 комірок пам'яті. Крім цього необхідно наявність входу скидання та тактового входу регістру. За всіма характеристиками найбільш підходящим є регістр K1533IP35. Він містить 8 входів та 8 виходів для зберігання інформації. А також у нього є інверсний вхід обнулення та вхід синхронізації. Запис у регістр відбувається при появі на вході синхронізації переходу з 0 в 1. Це є дуже важливим критерієм, так як при роботі регістра-лічильника значення на його входах не повинні змінюватися, так само як і значення команд управління.

Проектування приймача даних. Блок прийому даних приймає кодовані сигнали управління у вигляді пакетів з 7 біт зі швидкістю 115 200 Бод. Прийом даних ведеться в асинхронному режимі і не залежить від синхроімпульсів роботи пристрою управління. Початок прийому визначається появою в каналі біта початку пакета даних. Закінчення прийому проводиться після завершення прийому інформаційних біт.

Схема приймача зображено принципової схемою. Він складається з

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						60
Зм..	Лист	№ докум.	Підпис	Дата		

мікросхем DD1.3, DD3, DD4.1-DD4.3, DD5.1, DD6.1, DD7.1, DD1.4-DD1.6, DD8.1-DD8.3, DD9.1-DD9.3, DD10.1, DD10.2, DD11.1, DD12.1, DD13.4, DD16.1.

Відповідно до стандарту RS-232, передача інформації здійснюється за допомогою інверсного коду. Для перекладу комбінації з інверсної в пряму застосовується схемою HE (DD1.3).

Основною частиною роботи приймача є мікросхема регістру зсуву DD3. Цей регістр містить вхід обнулення, тактовий вхід, два входи прийому послідовних даних і 8 виходів паралельних даних. Скидання регістру відбувається в асинхронному режимі. Запис даних вступників на входи VR ведеться по тактовим імпульсам, причому на виході Q1 буде старший (перший) біт даних, але в виході Q2 – молодший (останній) біт даних.

На початку прийому тригер DD6.1 перетворюється на одиничний стан і залишається у ньому протягом усього часу прийому даних. Логічний елемент DD5.1 забороняє запис у тригер, коли відбувається його обнулення і тим самим усуває подачу забороненого набору сигналів на входи R і S.

Двійковий лічильник DD12.1 підраховує кількість синхроімпульсів, отже, і кількість прийнятих біт інформації. Коли приймач прийме 5 інформаційних біт (1 стартовий, 3 біта даних, 1 біт парності), то виході логічного елемента DD13.4 виникне інверсний, але в виході DD16.1 – прямий сигнал про закінчення прийому. Через елементи DD4.1 та DD7.1 відбудеться обнулення тригера та лічильника і приймач перейде в режим готовності до нового прийому даних. Число 5 у двійковій системі матиме вигляд 0101. Це означає, що входи логічного елемента DD13.4 необхідно підключати до виходів Q0 і Q2 двійкового лічильника.

Оскільки система передачі працює за асинхронному принципу, необхідно щоб швидкості прийому і передачі, отже, і частоти синхронізуючих генераторів майже відрізнялися за значенням. Оскільки прийом даних ведеться швидкості 115200 Бод, то частота генератора повинна становити приблизно 115 кГц. Вихідні імпульси з тактового генератора подаються на вхід 4 елементи DD4.2. Цей елемент пропускає синхросигнали, якщо немає сигналу закінчення прийому. Якщо на виході

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
Зм..	Лист	№ докум.	Підпис	Дата		61

тригера DD6.1 є високий логічний рівень, що позначає роботу в режимі прийому даних, то елемент DD4.3 пропускає синхросигнали на тактові входи зсувного регістра і лічильника. В іншому випадку синхросигнали не пропускаються, і приймач перебуває в режимі очікування даних.

Дешифрація команд управління виконується логічними елементами DD1.4-DD1.6, DD9.1-DD9.3. На виході DD9.1 дешифрується команда 001 – запит на перенаправлення даних передавачем. На виході DD9.2 дешифрується команда 000 - команда обнулення всієї системи передачі. На виході DD9.3 дешифрується команда 101 – перемикання між режимами паузи та нормальної роботи.

Обчислення біта парності в прийнятій комбінації визначається за допомогою використання логічних елементів ВИКЛЮЧНЕ АБО (DD8.1 і DD8.2). Потім елемент DD8.3 порівнює прийнятий біт парності і обчислений і у разі їх розбіжності на виході з'являється одиничний сигнал, що сигналізує про помилку прийому. У разі виникнення такого сигналу елементи DD10.1, DD10.2 та DD11.1 забороняють подальше проходження сигналу з дешифратора команд управління.

Проектування передавача даних. Передавач працює з тими самими характеристиками, що і приймач. Пристрій починає передачу при надходженні синхросигналу від пристрою керування або від приймача. Закінчення роботи передавача відбувається за повної передачі пакета даних канал зв'язку.

Схема передавача представлена на кресленні важливої електронної схеми. До його складу входять такі мікросхеми: DD25.3, DD25.4, DD24.3, DD24.4, DD29.1- DD29.3, DD18.2, DD6.2, DD31.2, DD26.3, DD32.1-DD32.3, DD26.4, DD33.1- DD33.4, DD35.1, DD34.1, DD 34.2, DD36.1-DD36.4, DD37.3, DD41, DD39.1, DD6.3, DD39.3, DD37.4, DD21.2, DD31.4, DD8.4, DD44.1, DD45.

Передавач передає біномні кодові комбінації даних (таблиця 1.2), а також службові команди. До службових відноситься сигнал про помилку роботи пристрою, що кодується комбінацією 111, і сигнал про прийом у приймачі спотвореної кодової комбінації - 001. Встановлення необхідної передачі кодової комбінації відбувається за допомогою логічних елементів. На виходах елементів DD32.1-DD32.3 сформується сигнал про

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
Зм..	Лист	№ докум.	Підпис	Дата		62

помилку за наявності на виході помилки високого рівня або кодова комбінація, що надходить у передавач по шині даних. Якщо в приймачі виникне сигнал про неправильне приймання команди управління, то тригер DD18.2 буде встановлений в одиничний стан. При цьому елементи DD26.4, DD34.1, DD34.2 заблокують проходження попереднього сигналу, що сформувався, а на виходах елементів DD33.1- DD 33.3 з'явиться кодова комбінація 001. Узгодження двох формувачів кодових комбінацій відбувається через елементи DD36.1- DD36.3.

Початок передачі проводиться відповідно до пристрою управління тактовим імпульсом або при появі сигналу закінчення прийому приймачем і виконанні деяких логічних умов. Тактові імпульси надходять на входи мікросхем DD29.1 та DD29.2. Елементи DD29.3 та DD39.1 запобігають подачі на вхід RS тригерів забороненої комбінації.

Передавач містить два тригери DD6.2 та DD6.3. Тригер DD6.3 переводить передавач режим передачі даних. Тригер DD6.3 є деяким буфером. Їх робота організована наступним чином: коли обидва тригери знаходяться в нульовому стані, то з приходом сигналу початку передачі тригер DD6.3 переключиться в одиничний стан, а тригер DD6.2 залишається в нульовому. Передавач починає передавати дані, що зберігаються у регістрі DD41. Якщо в цей час минеться ще один сигнал про початок передачі, то другий тригер DD6.2 перейде в одиничний стан. Це означатиме, що на вході передавача міститься кодова комбінація, яку потрібно так само передати по каналу зв'язку. Коли передача першої кодової комбінації завершиться, тригер DD 6.3 переключиться в нульовий стан. Тоді буде дозволено перехід одиничного стану другого тригера DD6.2 на перший DD6.1. В результаті тригер DD6.1 встановиться в одиничний стан, а тригер DD6.2 перейде в нульовий стан. Передавач передаватиме в канал зв'язку другу кодову комбінацію, а буферний тригер може прийняти сигнал про нову передачу.

Крім основного режиму роботи передавача, можливий режим перезапиту. Цей режим генерується за допомогою елемента DD35.1. У режимі перезапиту на буферний регістр зберігання даних DD41 не надходить сигнал нового запису даних, а тригер DD6.3 переключиться в одиничний стан, розпочавши цим повторну передачу збереженої кодової

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
Зм..	Лист	№ докум.	Підпис	Дата		63

комбінації.

Коли тригер DD6.3 перебуває у одиничному стані, елемент DD 37.4 дозволяє проходження сигналів від тактового генератора на вхід двійкового лічильника DD21.2.

Основним елементом передавача є мультиплексор DD45. На вхід D0 подано сигнал логічного нуля, що відповідає рівню сигналу каналу зв'язку за відсутності передачі. На входи D1 – D7 подаються біти пакета даних, що передається. Елементи DD8.4 і DD 44.1 роблять розрахунок біта парності. Лічильник здійснює послідовне підключення одного із входів до виходу мультиплексора. Завершення передачі і перехід передавача в режим очікування відбувається при появі на виході Q3 лічильника значення логічної одиниці, що відповідає 8 кодовим комбінаціям (з урахуванням початкової).

Проектування генератора тактових імпульсів. Генератор тактових імпульсів служить на формування імпульсів прямокутної форми, які надходять на синхровходи тригерів, лічильників і регістрів, забезпечуючи синхронізацію роботи системи управління.

У системі управління потрібна наявність двох тактових генераторів. Частота першого має бути 115 кГц, а частота другого у 32 рази менше (3.6 кГц). Доцільно замість двох генераторів застосувати один генератор та один дільник частоти на 32.

Побудова генератора тактових імпульсів проектуватимемо за допомогою включення двох чекаючих мультивібратора в замкнене кільце. Кожен із мультивібраторів видає значення логічної одиниці лише пів періоду.

Схема генератора тактових імпульсів представлена на рисунку 1.18.

Це генератор, зібраний на мікросхемі K1533АГЗ - 2 чекають мультивібратора.

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						64
Зм..	Лист	№ докум.	Підпис	Дата		




Рисунок 1.18 – Генератор тактових імпульсів

При подачі напруги живлення на виході CLK генератора формуються прямокутні імпульси певної частоти. Тривалість одиничного сигналу на одному з мультиплексорів, що чекають, а відповідно і напівперіод генератора залежать від параметрів резистора R і конденсатора C:

$$t_u = 0.45 \cdot R \cdot C. \quad (1.44)$$

Оскільки значення 1 та 0 в одному періоді рівні, то $R_1=R_2$ і $C_1=C_2$. оді залежність частоти генератора від значень R та C має вигляд:

$$f = \frac{1}{0.9 \cdot R \cdot C}.$$

Як було зазначено раніше, частота першого генератора, застосовуваного в приймачі і передавачі повинна становити 115кГц. Виберемо опір рівним 1.8 кОм. Тоді ємність конденсатора має становити

$$C = \frac{1}{0.9 \cdot R \cdot f} = \frac{1}{0.9 \cdot 1.8 \cdot 10^3 \cdot 115200} = 5.358 \cdot 10^{-9} \text{ (Ф)}$$

Вибираємо із ряду найближче значення – 5.4 нФ. Допуск резисторів та конденсаторів для стабільної роботи генератора повинен становити $\pm 5\%$. Для більш точного налаштування можливе введення підстроювальних резисторів.

Сигнали синхронізації роботи системи управління складові 3.6 кГц зніматимемо з дільника частоти на 32. Як дільник використовується два лічильники DD12.2 і DD21.1 включених послідовно. Таким чином

частота сигналів знімаються з виходу Q1 другого лічильника DD21.1 буде в 32 рази менше ніж частота вступника на вхід першого лічильника DD12.2 [7].

Проектування пристрою керування. Пристрій управління складається з різних додаткових схем, що забезпечують синхронність та злагодженість роботи основних блоків системи управління.

При роботі в режимі виправлення помилки (коли пристрій виявлення помилок видало сигнал помилки і система керування здійснює повторний перерахунок команд керування) пристрій керування повинен вимкнути зміну вхідних та вихідних даних об'єкта керування. Для цього служать блоки елементів DD10.3 та DD32.4. Дані елементи АБО-НЕ забороняють проходження сигналу від дільника частоти за наявності на виході матричного суматора сигналу помилки.

При надходженні до приймача команди обнулення, що надсилається оператором, пристрій керування зберігає даний сигнал за допомогою D-тригера DD18.1. На вхід D цього тригера виступає сигнал від дешифратора команд приймача даних. Запис тригер відбувається по сигналу закінчення прийому. Вихід обнулення підключається до входу елемента DD14.1 блоку обнулення. Обнулення тригера відбувається одночасно з обнуленням усієї системи управління.

У разі перемикання в режим паузи і назад пристрій керування використовує елементи DD7.6, DD10.4, DD19.1, DD23.4. JK-тригер DD19.1 та елемент НЕ DD7.6 утворюють схему перемикаючого T-тригера. Перемикання даного тригера відбувається за наявності на виході дешифратора приймача команди 101, що відповідає за режим паузи і сигналу про закінчення прийому даних. Перевірку цих умов виконує елемент DD10.4. Пропуск та відключення синхросигналів від тактового генератора до системи керування виконує елемент I DD23.4. У початковий момент тригер перебуває у нульовому стані (режим паузи). На виході тригера низький рівень і елемента I DD23.4 також низький рівень. Якщо на приймач прийде сигнал переведення системи в робочий режим, то тригер переключиться в одиничний стан і на виході елемента з'являться сигнали синхронізації. Для зворотного перемикання режим паузи необхідно повторно відправити команду 101, щоб T-тригер

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
Зм..	Лист	№ докум.	Підпис	Дата		66

переключився в нульовий стан.




Рисунок 1.19 – Тимчасові діаграми роботи системи керування

Для правильної роботи схеми та узгодженості роботи пристроїв використовуються елементи DD1.1, DD1.2, DD2.1, 31.3. Згідно з графіками роботи системи управління представленим на рисунку 1.19 пристрої повинні працювати в наступному порядку: запис даних у регістр DD17, розрахунок мікрокоманди регістром-лічильником, запис команд управління регістр DD42 і одночасно початок передачі мікрокоманди в канал зв'язку.

Запис даних у регістр DD17 відбувається при переході синхросигналу з 1 в 0. Потім елементи DD1.1 і DD1.2 встановлюють затримку приблизно 40 нс для того, щоб сигнал з виходів регістра датчиків дійшов до входів регістра-лічильника. Потім мультивібратор, що чекає, побудований на елемента DD2.1 виробляє одиночний імпульс тривалістю 600 нс для забезпечення надійного проходження сигналів до всіх елементів біномного лічильника-реєстру. Після закінчення цього сигналу формуються нова мікрокоманда та нова команда керування. При переході сигналу синхронізації з 0 в 1 відбувається запис готових результатів вихідний регістр DD42 і починається передача в канал зв'язку нової мікрокоманди. З приходом наступного синхроімпульсу робота пристрою повторюється.

Для забезпечення чекаючим мультивібратором DD2.1 сигналу

тривалістю 600 нс необхідно провести розрахунок резистора R1 і конденсатора С3. Розрахунок будемо проводити за формулою (1.44). Вибираємо значення опору рівним 1.2 кОм. Тоді необхідно використовувати конденсатор ємністю 1100 пФ.

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
Зм..	Лист	№ докум.	Підпис	Дата		68

1.4 Висновки

В результаті роботи була розроблена система управління з підвищеним захистом від помилок, досить великою швидкістю та простою структурою. Крім цього, було проаналізовано біномний код до ролі коду для передачі даних. Були виявлені його переваги та недоліки порівняно з іншими подібними кодами. На підставі отриманих теоретичних даних було побудовано систему передачі даних сумісну з системою управління та персональним комп'ютером.

Спроектований пристрій повністю відповідає поставленим вимогам та меті проектування. Схеми та креслення пристрою наводяться у додатках.

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						69
Зм..	Лист	№ докум.	Підпис	Дата		

2 ТЕХНІКО-ЕКОНОМІЧНА ЧАСТИНА

2.1 Вплив прискорення оборотності оборотного капіталу ефективність виробництва

Оборотним капіталом називають засоби виробництва, які, на відміну основних фондів, беруть участь лише у одному виробничому циклі, під час якого переносять свою вартість вартість готової продукції повністю.

Найважливішим показником ефективності використання оборотних засобів є швидкість їхнього обороту (коефіцієнт оборотності).

Коефіцієнт оборотності оборотних засобів показує кількість оборотів, які ці кошти здійснюють за плановий період. Цей коефіцієнт визначається за формулою

$$K_{об} = \frac{P}{O_{об.с.з}} ,$$

де P – обсяг реалізованої у плановому періоді продукції діючих оптових цінах протягом року (квартал), грн.; $O_{об.с.з}$ – середній залишок оборотних коштів, тобто грошовий розрахунок суми оборотних коштів, які перебувають одночасно на підприємстві в усіх формах, грн.

Тривалість одного обороту оборотних засобів (середній період оборотності) показує, протягом якого періоду (за скільки днів) оборотні кошти виконають один оборот. Величина цього показника днями може бути визначена за формулою:

$$T_{об} = \frac{D}{K_{об}} ,$$

де D – число днів у періоді.

Ефект прискорення оборотності оборотних засобів виявляється у звільненні, зменшенні потреби у зв'язку з поліпшенням їх використання.

Для зменшення тривалості одного обороту $T_{об}$, а значить і прискорення оборотності оборотного капіталу необхідно збільшити коефіцієнт оборотності $K_{об}$ (оскільки число днів періоді D – величина

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						70
Зм..	Лист	№ докум.	Підпис	Дата		

стала). А щоб збільшити коефіцієнт оборотності оборотних коштів $K_{об}$ необхідно збільшити обсяг реалізованої продукції P .

Зміну оборотності оборотних засобів виявляють через порівняння фактичних показників із плановими чи показниками за попередній період. Порівнюючи показники оборотності оборотних засобів, виявляють їх прискорення або уповільнення.

Внаслідок прискорення оборотності обігових коштів з обігу частина їх звільняється, а при уповільненні в обіг залучаються додаткові кошти. Звільнення оборотних засобів унаслідок прискорення їх оборотності може бути абсолютним чи відносним.

Абсолютне звільнення оборотних коштів відображає пряме зменшення залишків оборотних засобів порівняно з їх нормативом (або із залишками попереднього періоду) за збереження або збільшення обсягів реалізованої продукції за розрахунковий період. Відносне звільнення оборотних засобів з обороту відображає стабільність чи зростання оборотних засобів зі збільшенням обсягів реалізації продукції. При цьому темпи зростання обсягів реалізації продукції випереджають темпи зростання залишків обігових коштів.

Відносна економія оборотних коштів

$$\Delta O_{отн} = \frac{O_{об.с.з.1}}{P_1} \cdot P_2 - O_{об.с.з.2} ,$$

де 1, 2 – індекс, який характеризує базовий та звітний період відповідно.

Сума оборотних коштів, звільнених з обороту внаслідок зміни обсягів реалізованої продукції ($O_{вр}$)

$$O_{вр} = \frac{P_2}{K_{об1}} - \frac{P_1}{K_{об1}} = \frac{P_2 \cdot T_1}{Д} - \frac{P_1 \cdot T_1}{Д} ,$$

де T – середня тривалість одного обороту на днях.

Сума оборотних коштів, звільнених з обороту внаслідок зміни швидкості обороту ($O_{ви}$)

$$O_{вр} = \frac{P_2}{K_{об2}} - \frac{P_1}{K_{об1}} = \frac{P_2 \cdot T_2}{Д} - \frac{P_1 \cdot T_1}{Д} .$$

Сума приросту прибутку (збитків) ($\Delta\Pi_p$) отримана внаслідок зміни

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
Зм..	Лист	№ докум.	Підпис	Дата		71

оборотності оборотних коштів може бути розрахована за формулою:

$$\Delta\Pi_p = \Pi_{p1} \cdot \frac{P_2}{P_1} \cdot \frac{O_1}{O_2} - \Pi_{p1} ,$$

де Π_{p1} – прибуток від продукції в базовому періоді, грн.

Вплив використання оборотних коштів на рівень рентабельності визначається за формулою:

$$\Delta R = \frac{\Pi_{\delta 1} \cdot 100}{\overline{O\Phi} + O_{cp2} - O_{oc}} - R_2 ,$$

де ΔR - зміна рівня загальної рентабельності внаслідок зміни середніх залишків оборотних коштів, %; $\Pi_{\delta 1}$ – балансовий прибуток у порівнюваному періоді, грн.; $\overline{O\Phi}$ - середньорічна вартість основних виробничих фондів у звітному році, грн.; R_2 – загальна рентабельність виробництва у звітному році, %.

При своєму русі оборотні кошти послідовно проходять три стадії: поставка, виробництво, збут.

Перша стадія кругообігу коштів є попередньою. Вона проходить у сфері обігу. Тут відбувається перетворення коштів на виробничі запаси.

Друга стадія пов'язана безпосередньо з процесом виробництва. На цій стадії надалі авансується вартість продукції, що виготовляється. Зокрема, до вартості використаних виробничих запасів плюуються витрати на заробітну плату та відповідні нарахування, а також перенесена вартість основних виробничих фондів (амортизація). Виробнича стадія кругообігу закінчується випуском готової продукції, після чого настає стадія її реалізації.




Рисунок 2.1 – Кругообіг оборотного капіталу

На третій стадії кругообігу відбувається реалізація (продаж) готової продукції. Тільки після того, як товарна форма вартості виготовленої продукції перетвориться на грошову, авансовані кошти повертаються на підприємство за рахунок частини виторгу від реалізації продукції. Інша її сума йде формування грошового накопичення – прибутку. Частина прибутку, призначена для розширення оборотних коштів, приєднується до них і виконує разом із ними наступні цикли обороту.

Грошова форма, яку одержують оборотні кошти на третій стадії кругообігу, одночасне є і початковою формою нового обороту капіталу. Кругообіг оборотного капіталу, таким чином, відбувається за схемою (рисунок 2.1)

$$Д - Т \dots Т - НЗВ - П \dots Т' - Д',$$

де Д – кошти, що авансуються суб'єктом господарювання;

Т – товар (способи виробництва);

НЗВ – незавершене виробництво;

П – готова продукція, здатна перетворитися на товар (Т');

Т' – готова продукція;

Д' – кошти, отримані від продажу продукції, які містять прибуток від продукції.

Ефективне використання оборотних коштів є одним із першорядних завдань підприємства в сучасних умовах і забезпечується це прискоренням їх оборотності на всіх стадіях кругообігу.

За своїм економічним змістом заходи для підвищення ефективності використання оборотних коштів можна умовно поділити на дві групи:

- 1) ті, які пов'язані із зміною фактора вартості;
- 2) ті, що обумовлені зміною факторів часу.

Перші спрямовані безпосереднє зниження середнього залишку оборотних коштів. Другі мають на увазі скорочення тривалості перебування оборотних коштів у різних фазах економічного процесу.

Слід наголосити, що наведений поділ має умовний характер, адже скорочення потреб у будь-якому вигляді оборотних коштів, зрештою, призводить до зниження періоду оборотності. А скорочення тривалості одного обороту дає змогу зменшити середній залишок оборотних коштів.

За стадіями циклу оборотності оборотних засобів напрями

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
Зм..	Лист	№ докум.	Підпис	Дата		73

підвищення ефективності їх використання можна виділити у три підгрупи, які становлять:

- 1) передвиробнича стадія;
- 2) виробнича стадія (незавершене виробництво);
- 3) реалізаційна стадію.

Передпродуктивна стадія. Величина продуктивних запасів та відносного розміру оборотних коштів на їх виробництво можуть бути зменшені внаслідок удосконалення матеріально-технічного забезпечення:

- прискорення та зниження вартості перевезень;
- Поліпшення організації складського господарства на основі його механізації та автоматизації;
- Застосування більш точного нормування витрати матеріалів;
- скорочення невиробничих витрат матеріалів;
- повторного використання відходів виробництва.

Виробнича стадія. Незавершене виробництво та сума вкладених у нього фінансів за існуючого обсягу виробництва залежать від тривалості виробничого циклу. Тривалість виробничого циклу може бути скорочена внаслідок:

- використання потокових (зокрема, конвеєрних) методів обробки;
- зменшення тривалості міжопераційних періодів шляхом ретельної підготовки виробництва, останнє передбачає зниження перебоїв та забезпечення ритмічної роботи підприємства;
- Використання автоматичного обладнання, верстатів з числовим програмним управлінням, гнучких виробничих систем;
- Підвищення змінюваності виробництва.

Реалізаційна стадія. Скорочення перебування готової продукції складі залежить багатьох чинників. Одні їх безпосередньо пов'язані з роботою підприємства, інші – з організацією збуту продукції. До перших належати якість та номенклатура, обґрунтоване планування асортименту, партій продукцій та періодів їх випуску; до других – організація збуту, вибір системи розрахунків, термінів доставки до споживача.

Висока якість продукції, точне дотримання планового асортименту, ритмічність підприємств значно скорочує час реалізації продукції. Прискорює реалізацію продукції постійний зв'язок із замовниками,

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
Зм..	Лист	№ докум.	Підпис	Дата		74

своєчасне повідомлення про відвантаження продукції, швидка обробка необхідних документів, своєчасне забезпечення транспортними засобами, скорочення проміжних ланцюгів в апараті збуту, своєчасна рознарядка, чітка робота транспорту також сприяє тривалості оборотних циклів.

Як повідомлялося, важливим напрямом поліпшення використання оборотних коштів є раціональне використання матеріальних ресурсів, зниження матеріаломісткості продукції. Для цього є різні шляхи, головний з яких:

- економічно обумовлений вибір сировини;
- Підвищення коефіцієнта використання матеріалів;
- комплексне використання сировини та відходів виробництва;
- підвищення якості сировини, матеріалів та готової продукції;
- удосконалення конструкцій виробів;
- удосконалення виробничих процесів та впровадження нової прогресивної технології;
- Застосування соціально-економічних стимулів поліпшення використання матеріальних ресурсів.

Більшість зазначених напрямів нерозривно пов'язані з науково-технічним прогресом. У сучасному світі створюються та впроваджуються у виробництво принципово нові засоби праці та технологічні процеси, які забезпечують можливість виготовлення продукції з меншими питомими витратами живої праці, сировини, матеріалів та енергії; полегшують та прискорюють перебудову всього процесу виробництва на основі системи машин та обладнання, які створені на принципах автоматизації та безперервності процесів при широкому використанні електроніки. Все більш вагомим значення набуває створення складних автоматизованих комплексів на базі ЕОМ, впровадження модулів, що автоматично перенастроюються, і жорстких продуктивних систем.

Вагоме місце серед заходів економії матеріальних ресурсів займають соціальні та економічні методи управління:

- удосконалення нормування та обліку витрат матеріальних ресурсів, матеріального стимулювання ціноутворення;
- Розвиток творчої ініціативи, методів морального заохочення економії тощо.

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						75
Зм..	Лист	№ докум.	Підпис	Дата		

Процес відтворення, що визначає ефективність економіки та її конкурентоспроможність, в умовах України має свої особливості: із двох стадій циклу (виробництво та оборот) визначальну роль відіграє стадія обороту. Як наслідок цього – збільшення використання оборотних коштів для створення реалізованої продукції та погіршення її показника.

Оборотні кошти створення одиниці реалізованої продукції промисловості в 1998 р. проти 1996 р. збільшилися в 1,5 разу. Це зумовлено кількома причинами, серед яких:

- збільшення тривалості одного обороту (зі 171,7 до 291,67 дня);
- високі темпи зміни оборотних коштів у порівнянні з темпами зміни обсягів реалізованої продукції (122,20% та 96,67%);
- додаткове залучення оборотних коштів у оборот, викликане зростанням цін у промисловості.

Ці дані свідчать також про зниження ролі стадії виробництва у відтворювальному процесі та збільшення ролі стадії обороту. Причина такого негативного явища лежить у порушенні об'єктивних взаємозв'язків та взаємозумовленостей при виробництві товарів та просуванні їх до споживача. Така тенденція призводить до зниження ефективності виробничих процесів, зростання собівартості продукції, зростання цін, падіння рівня конкурентоспроможності товарів..

Також має місце необумовлене співвідношення між часом перебування оборотних коштів у матеріальних ресурсах та у процесі виробництва. Час перебування коштів у запасах знижується, а виробничому процесі збільшується. Такі процеси зумовлюють збільшення загальної суми обігових коштів. Тому важливим елементом раціонального використання оборотних коштів є виявлення економічно обґрунтованого розміру товарно-матеріальних цінностей.

Знайти шляхи підвищення ефективності використання оборотних коштів значною мірою дозволяє логістика [8].

2.2 Розрахунок повної собівартості ціни продукту, що розробляється

Витрати на основну заробітну плату. Вихідні дані: у створенні та

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
Зм..	Лист	№ докум.	Підпис	Дата		76

реалізації електронного пристрою беруть участь 2 чол. – працівники 6 розряду з годинною тарифною ставкою 50 грн., якими відпрацьовано 48 годин, по 24 години кожним.

Розрахунок основної заробітної плати провадиться за формулою

$$Z_o = T \cdot Ч \cdot K \cdot A ,$$

де Т – сумарна трудомісткість розробки продукту (година);

Ч – годинна тарифна ставка одного робітника задіяного у виробництві продукту;

К – коефіцієнт трудової участі (враховуючи однаковий розряд робочих коефіцієнт для обох = 1);

А – кількість працівників задіяних у виробництві.

$$Z_o = 24 \cdot 50 \cdot 1 \cdot 2 = 2400 \text{ грн}$$

Додаткова заробітна плата. Розрахунок додаткової заробітної плати визначається за формулою

$$Z_d = Z_o \cdot \frac{K_d}{100} ,$$

де K_d – відсоток додаткової заробітної плати (становить 20% від Z_o).

$$Z_d = 2400 \cdot 20/100 = 960 \text{ грн}$$

Відрахування від заробітної плати. У пенсійний фонд – 33,2%, соціальне страхування – 2,9%, фонд зайнятості (безробіття) – 1,9%, нещасні випадки на виробництві – 1%, лише 39%.

$$Z_o = (2400+960) \cdot 39/100 = 1310 \text{ грн}$$

Матеріали та комплектуючі вироби. Розглядаються виходячи з відомостей на матеріали, сировину, кооперацію, що припадають на 1 од. випуску (таблиця 2.1).

Витрати на утримання та експлуатацію обладнання, що знаходиться на балансі підприємства. Обчислюється у розмірі 130% від основної заробітної виходячи з відомостей щодо аналізу повної собівартості продукту

$$BUEO = Z_o \cdot 130/100 = 2400 \cdot 130/100 = 3120 \text{ грн}$$

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						77
Зм..	Лист	№ докум.	Підпис	Дата		

Таблиця 2.1 – Відомість на матеріали та комплектуючі

Найменування матеріалів та комплектуючих	Кількість, шт.	Ціна за одиницю товару, грн.	Сума, грн.
Мікросхема К1533АГ3	2	5	10
Мікросхема К1533КП7	1	7	7
Мікросхема К1533ЛА3	9	6	54
Мікросхема К1533ЛА4	2	5	10
Мікросхема К1533ЛЕ1	2	5	10
Мікросхема К1533ЛЕ4	1	5	5
Мікросхема К1533ЛИ1	6	5	30
Мікросхема К1533ЛИ3	2	5	10
Мікросхема К1533ЛЛ1	3	5	15
Мікросхема К1533ЛН1	5	6	30
Мікросхема К1533ЛП5	2	6	12
Мікросхема К1533ИЕ19	2	6	12
Мікросхема К1533ИР8	1	5	5
Мікросхема К1533ИР35	3	8	24
Мікросхема К1533ТВ9	2	7	14
Мікросхема К1533ТМ2	1	6	6
Мікросхема К1533ТР2	1	5	5
Тумблер МР-3	1	20	20
Опір МЛТ-0,125	7	0,50	3,50
Конденсатори полярні	3	1	1
Конденсатори неполярні	3	0,50	1,50
Всього			285

Цехові витрати. Виходячи з відомостей щодо аналізу повної

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
Зм..	Лист	№ докум.	Підпис	Дата		78

собівартості продукту становитимуть 60% від основної заробітної плати.

$$\text{Цехові витрати} = 3_0 \cdot 60/100 = 2400 \cdot 60/100 = 1440 \text{ грн}$$

Виробничі витрати. Виходячи з відомостей щодо аналізу повної собівартості продукту складуть 150% від основної заробітної плати.

$$\text{Виробничі витрати} = 3_0 \cdot 150/100 = 2400 \cdot 150/100 = 3600 \text{ грн}$$

Адміністративні витрати. Виходячи з відомостей щодо аналізу повної собівартості продукту складуть 140% від основної заробітної плати.

$$\text{Адміністративні витрати} = 3_0 \cdot 140/100 = 2400 \cdot 140/100 = 3360 \text{ грн}$$

Позавиробничі (комерційні) витрати. Включають витрати на рекламу, передпродажну підготовку, відрядження та становитимуть 10% від виробничої собівартості.

$$\begin{aligned} \text{Позавиробничі витрати} &= (1310 + 3360 + 3600 + 1440 + 3120 + 960 + \\ &2400 + 1310) \cdot 10/100 = 1619 \text{ грн} \end{aligned}$$

Калькуляція собівартості продукту (таблиця 2.2).

Таблиця 2.2 – Калькуляція собівартості продукту

п/п	Найменування статей калькуляції	Сума, грн.
1	Основна заробітна плата	2400
2	Додаткова заробітна плата	960
3	Відрахування від заробітної плати	1310
4	Матеріали та комплектуючі вироби	285
5	Витрати на утримання та експлуатацію обладнання	3120
6	Цехові витрати	1440
7	Виробничі витрати	3600
8	Адміністративні витрати	3360
9	Позавиробничі (комерційні) витрати	1619
10	Усього собівартість	18094

Розрахунок оптової ціни товару. Розрахунок виробляємо за схемою "собівартість плюс прибуток".

$$Ц_{\text{опт}} = C + П ,$$

де С – собівартість продукту, що розробляється;

П - величина прибутку.

Прибуток визначається виходячи з нормативу (показника) рентабельності виробництва продукції, що встановлюється підприємством:

$$R = \frac{П}{C} \cdot 100\% ,$$

де R – рентабельність продукції, приймається у вигляді 15%.

Тоді оптова ціна продукту, що розробляється, визначається:

$$Ц_{\text{опт}} = 18094 + (15 \cdot 18094)/100 = 20808 \text{ грн}$$

Розрахунок роздрібною ціни. Розрахунок проводимо виходячи з оптової ціни з урахуванням ПДВ, що становить 20%.

$$Ц_{\text{розн}} = Ц_{\text{опт}} + Ц_{\text{опт}} \cdot 20/100 = 20808 + 20808 \cdot 20/100 = 24969 \text{ грн}$$

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						80
Зм..	Лист	№ докум.	Підпис	Дата		

ВИСНОВОК

При виконанні даної дипломної роботи була розроблена система управління з підвищеним захистом від помилок, досить великою швидкодією та простою структурою. Це стало можливим завдяки застосуванню у пристрої стійкого до перешкод біномного коду. Крім цього як основна структура системи управління була застосована структура керуючої логічної машини. Це дозволило надати системі управління універсальність і сумісність. А також дозволило заощадити фінансові витрати завдяки простій та дешевій структурі роботи. Важливою перевагою є можливість простого та дешевого переналаштування пристрою під роботу з іншим об'єктом управління або згідно з іншим алгоритмом. Також з'явилася можливість діагностувати роботу пристрою та вчасно виявляти некоректність у роботі.

Крім цього, було проаналізовано сам біноміальний код у ролі коду для передачі даних. Були виявлені його переваги та недоліки порівняно з іншими подібними кодами. А також отримані теоретичні результати передачі даного коду в каналах зв'язку з різними характеристиками. На підставі отриманих теоретичних даних було побудовано систему передачі даних, побудовану на біноміальних кодах. При цьому досягнуто однієї з цілей виконання даної роботи, а саме сумісності пристрою передачі даних із системою управління та персональним комп'ютером як найбільш поширеним електронним пристроєм.

Система управління на основі автомата Уілкса з використанням біноміальних кодів буде найбільш ефективна як пристрій управління в системах, що вимагають високої надійності роботи системи, захисту від перешкод та невисокої швидкодії. Особливість структури дозволяє легко підлаштувати його роботу з будь-яким керованим пристроєм. Схема є незалежною і може працювати як окремий незалежний блок, що надає пристрою високу гнучкість у використанні та невибагливість до інших пристроїв системи.

До недоліків відноситься зниження швидкодії та збільшення вартості, пов'язане зі збільшенням кількості елементів пристрою. Ця проблема вирішується реалізацією біномного лічильника в інтегральному виконанні.

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						81
Зм..	Лист	№ докум.	Підпис	Дата		

СПИСОК ЛІТЕРАТУРИ

1. Борисенко, О. А. Цифрова схемотехніка: підручник — Суми : СумДУ, 2016.
2. Борисенко А.А. Управляющие системы: Учебное пособие. – Киев: Центр учебной литературы, 2004.
3. Dr. Farid Golnaraghi, Dr. Benjamin C. Kuo Automatic Control Systems – 2017.
4. Лазарев В.Г., Пийль Е.И. Синтез управляющих автоматов. – Онлайн издание 2018.
5. Гриненко В.В. Оценка помехоустойчивости систем передачи данных на основе биномиальных двоичных чисел. – Вестник Сумского государственного университета. – 2002. – №12(45). – С. 131 – 138.
6. Шило В.Л. Популярные цифровые микросхемы: Справочник. – Челябинск: Металлургия, Челябинское отделение, Редакция от 2017. – 352 с.
7. Richard J. Higgins. Electronics with Digital and Analog Integrated Circuits. – Prentice-Hall, 605 pages, – Edition of 2018.
8. Martin Shubik and Eric Smith. The Guidance of an Enterprise Economy. – The MIT Press, 2016.
9. Голубев А. В., Муравьев И. К., Наумов Ю. В. Автоматизированные информационно-управляющие системы электростанции - Инфра-Инженерия, 2021
10. Методические указания к выполнению выпускной квалификационной работы образовательного уровня "Магистр" для студентов специальности 8.090803 "Электронные системы" всех форм обучения / Составители: Борисенко А.А, Онанченко Е.Л., Зубань Ю.А.
11. Система передачі і відображення числових даних. О. А. Борисенко, А. О. Хацько, Ю. В. Лащ, А. М. Литвиненко. Фізика, електроніка, електротехніка : матеріали та програма науково-технічної конференції, м. Суми, 2019 р.

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
Зм..	Лист	№ докум.	Підпис	Дата		82

Додаток А

Перелік елементів:

Позначення:	Найменування:	Кількість:
DD8, DD44	К1533ЛП5	2
DD12, DD21	К1533ИЕ19	2
DD3	К1533ИР8	1
DD17, DD41	К1533ИР35	2
DD42	К1533ИР35	1
DD19, DD22	К1533ТВ9	2
DD18	К1533ТМ2	1
DD6	К1533ТР2	1
Резистори:		
R1	МЛТ-0,125 – 1,2кОм ± 10%	1
R2 – R4	МЛТ-0,125 – 1кОм ± 10%	3
R5, R6	МЛТ-0,125 – 1,8кОм ± 10%	2
R7	МЛТ-0,125 – 1кОм ± 10%	1
Конденсатори:		
C1	К10-50 - 25В – 1100пФ ± 10%	1
C2,C5-C10	К50-6 - 6,3В - 100мкФ ± 10%	6
C3, C4	К10-50 - 25В - 5400пФ ± 10%	2
C11-C56	К70-6 - 35В – 0,1мкФ ± 10%	45
Мікросхеми:		
DD2, DD43	К1533АГ3	2
DD45	К1533КП7	1
DD5,DD13	К1533ЛА3	2
DD27-DD30	К1533ЛА3	4
DD33,DD36	К1533ЛА3	2
DD39	К1533ЛА3	1
DD9,DD35	К1533ЛА4	2
DD10, DD32	К1533ЛЕ1	2
DD40	К1533ЛЕ4	1

DD4,DD15	К1533ЛИ1	2
DD20,DD23	К1533ЛИ1	2
DD24,DD37	К1533ЛИ1	2
DD14,DD38	К1533ЛИ3	2
DD11,DD26	К1533ЛЛ1	2
DD34	К1533ЛЛ1	1
DD1,DD7	К1533ЛН1	2
DD16,DD25	К1533ЛН1	2
DD31	К1533ЛН1	1

Додаток Б

Список скорочень:

КОМ – керуюча обчислювальна машина.

ПЗО – пристрій зв'язку з об'єктом .

УЛМ – управляючі логічні машини.

БПЛУ – блок перевірки логічних умов.

БФКУ – блок формування команд управління.

БФМК – блок формування мікрокоманд.

НЗВ – незавершене виробництво.

ЕОМ – електронна обчислювальна машина.

					ЕЛІТ 8.171.00.10.415 ПЗ	Арк.
						85
Зм..	Лист	№ докум.	Підпис	Дата		