Перешкодостійкий лічильник імпульсів Борисенко-Стахова

Abstract

Перешкодостійкий лічильник імпульсів Борисенко-Стахова належить до автоматики і обчислювальної техніки та може бути використаний в пристроях дискретної обробки і передачі інформації. Лічильник складається з регістра, що містить n тригерів і n схем І та додатково введені блок аналізу, блок диспозицій, блок контролю, блок установки нуля. Так, в блок аналізу вводять додатково n-1 двовходові схеми І, входи яких з'єднуються з інверсними виходами двох тригерів регістра, що стоять поряд, а виходи сполучені з інверсними входами відповідних їм двох схем І блока диспозицій, вихід кожної з яких при цьому заведений на відповідний вхід схеми І сусіднього старшого розряду цього ж блока. У регістрі введені зв'язки з прямих виходів тригерів на відповідні входи схем І регістра, що стоять поряд у сусідніх старших розрядах.

Помехоустойчивый счетчик импульсов Борисенко-Стахова относится к автоматике и вычислительной технике и может быть использован в устройствах дискретной обработки и передачи информации. Счетчик состоит из регистра, который состоит из n триггеров и n схем И и дополнительно введены блок анализа, блок диспозиций, блок контроля, блок установки нуля. Так, в блок анализа вводят дополнительно n-1 двухвходовые схемы И, входы которых соединяются с инверсными выходами двух триггеров регистра, стоящих рядом, а выходы соединены с инверсными входами соответствующих им двух схем И блока диспозиций, выход каждой из которых при этом заведен на соответствующий вход схемы И соседнего старшего разряда этого же блока. В регистре введены связи с прямых выходов триггеров на соответствующие входы схем и регистра, стоящих рядом в соседних старших разрядах.

A Borysenko-Stakhov noise-immunity pulse counter relates to automatic and measurement technique and can be used in discrete-time processing and transmitting apparatus. The counter comprises a register including n triggers and n I circuit, moreover, an analyzes unit, a disposition unit, a control unit, zero set unit are incorporated. Moreover, n-1 two-input AND circuits are introduced to the analyzes unit, whose inputs are connected to inverse outputs of two bystander triggers of register, the outputs are connected to the inverse inputs of corresponding two AND circuits, a disposition unit, output of each of which is connected to the corresponding input of AND circuit of the neighbouring high order digit of the same unit. Connections of direct trigger outputs to the corresponding inputs of AND circuits of the neighbouring high order digit are introduced. To each of two another inputs connection of AND circuit of the analyzes unit of the same digit and output of low order digit of the disposition unit are connected.