Приладно-технологічне моделювання елементів інтегральних мікросхем

Abstract

Об’єктом дослідження кваліфікаційної роботи є структурні моделі кремнієвих 3D транзисторів типу FinFET та Nanowire FET та електронні процеси в них. Мета роботи полягає у дослідженні впливу масштабування, температури та нанорозмірних ефектів у каналах кремнієвих 3D транзисторів типу FinFET із затвором Tri-Gate та Nanowire FET із затвором Gate-All-Around на їх робочі характеристики. Робота складається із вступу, трьох розділів основної частини та висновків. У першому розділі наведено огляд характеристик та сучасних технологій 3D проєктування елементів інтегральних мікросхем. У другому розділі розглядаються методи побудови структур польових транзисторів в рамках технології SOI (Silicon-On-Insulator) та їх вольт-амперних характеристик за допомогою програмного пакету Silvaco TCAD. У третьому розділі були успішно спроєктовані структурні моделі SOI TG FinFET та SOI GAA Nanowire FET та досліджені на вплив масштабування, температури та нанорозмірних ефектів у каналах на їх робочі характеристики