Evaluation of Device Fabrication from FET to CFET: A Review

Abstract

Напівпровідникова промисловість розвивається з кожним днем, щоб задовольнити потреби суспільства. З розвитком технологій щільність транзисторів в мікросхемі зростає, щоб підвищити продуктивність, зберігаючи при цьому розмір. Завдяки мініатюризації транзисторів за останні десятиліття, технічний прогрес не стоїть на місці. Інтенсивне масштабування планарного MOSFET перервало еру нанорозмірних приладів через значні ускладнення, пов'язані зі збільшенням паразитної ємності, підпороговим струмом витоку, більш тонкими оксидами затвора, що спонукало дослідників розробити та впровадити нові пристрої з підвищеною ефективністю при низьких параметрах потужності та зменшеними короткоканальними ефектами (SCEs). У цій оглядовій статті було досліджено та проаналізовано нещодавній технологічний попит на польові транзистори (FETs) з декількома затворами. Пристрої з декількома затворами демонструють кращі характеристики, ніж звичайні FETs через їх крутий підпороговий схил, менший струм витоку та відмінні електростатичні властивості навіть при нанометровій довжині каналу. Польові транзистори з потрійним затвором (TG FETs) і польові транзистори з горизонтальним розташуванням каналів та круговим затвором (GAA FETs) додатково покращують керування затвором у каналі. Використовуючи технологію з декількома затворами на основі FinFET, контроль затвора над каналом може бути покращено разом із зменшенням паразитних ємностей. Щоб вивчити переривання у дослідженнях, проблеми технологій FinFET також були розглянуті разом із впровадженням нових пристроїв. Нанолисти та розгалужені листи добре вирішують ці проблеми, оскільки структури затворів накладаються одна на одну, щоб сформувати структуру з декількома затворами, яка підтримує покращений контроль затвора над каналом, тоді як CFET вводить 3D масштабування шляхом "складання" nFET поверх pFET, використовуючи всі можливості масштабування пристрою в 3D просторі.

Semiconductor industry is advancing day by day to meet the needs of society. As technology grows, the transistor density in an IC increases to augment the performance keeping down the size. Due to the miniaturization of transistors over the past decades, technological progress is in great demand. Vigorous scaling of a planar MOSFET has outaged its nanoscale era due to significant complications associated with increased parasitic capacitance, subthreshold leakage current, thinner gate oxides, which led the researchers to develop and innovate new devices with improved efficiency at low power parameters and reduced short channel effects (SCEs). In this review article, recent technological demand for FETs with multiple gates has been explored and reviewed with advancements. Devices with multiple gates show better performance than conventional FETs due to their steep subthreshold slope, lower leakage current and excellent electrostatic properties even in nanometer regime channel lengths. A triple gate FET and a gate all around FET further improve gate control over the channel. Using FinFET based multi-gate technology, gate control over the channel charge could be increased along with a reduction in parasitic capacitances. To explore the discontinuity of research, the challenges of FinFET technologies have also been addressed along with the introduction of emerging devices. Nanosheets and forksheets address these problems well, as gate structures are stacked on top of each other to form a multiple gate structure that supports enhanced gate control over the channel, whereas C-FET introduces 3D scaling by „folding‟ the nFET on top of the pFET by exploiting the full edge possibilities of device scaling in 3D.