Please use this identifier to cite or link to this item:
https://essuir.sumdu.edu.ua/handle/123456789/89161
Or use following links to share this resource in social networks:
Tweet
Recommend this item
Title | An Analytical Model for the Depletion Region Width and Threshold Voltage of a Parallel Gated Junctionless Field Effect Transistor |
Other Titles |
Аналітична модель ширини збідненої зони та порогової напруги безперехідного польового транзистора з паралельним затвором |
Authors |
Raibaruah, A.K.
Sarma, K.C.D. |
ORCID | |
Keywords |
безперехідний польовий ефект ширина збідненої зони порогова напруга junctionless field effect depletion width threshold voltage |
Type | Article |
Date of Issue | 2022 |
URI | https://essuir.sumdu.edu.ua/handle/123456789/89161 |
Publisher | Sumy State University |
License | In Copyright |
Citation | A.K. Raibaruah, K.C.D. Sarma, J. Nano- Electron. Phys. 14 No 4, 04005 (2022) DOI: https://doi.org/10.21272/jnep.14(4).04005 |
Abstract |
У роботі повідомляється про моделювання ширини збідненої зони та порогової напруги безперехідного польового транзистора з паралельним затвором. Ширина збідненої зони отримується
розв’язуванням одновимірного рівняння Пуассона вздовж каналу пристрою в напрямку y. Також враховується центральний потенціал через область каналу пристрою. За допомогою моделі ширини збідненої зони та центрального потенціалу пристрою отримують порогову напругу пристрою. Були проведені дослідження для різних варіацій ширини збідненої зони залежно від напруги між затвором і
джерелом, товщини оксиду затвора та різних діелектричних матеріалів затвора. Для напруги зміщення на затворі 0,6 В ширина збідненої зони складає 4 нм. Зміну порогової напруги отримують і
аналізують, враховуючи різні напруги стоку, концентрації легування, температури та роботи виходу.
Пристрій допускає порогову напругу 0,47 В при концентрації легування 1019 см – 3, температурі 300 К,
роботі виходу 5,4 еВ і напрузі стоку 1 В. This paper reports on the modeling of the depletion region width and threshold voltage of a parallel gated junctionless field effect transistor. The depletion region width is obtained by resolving 1D Poisson equation along the channel of the device in the y-direction. The central potential through the channel region of the device is also considered. With the help of the depletion region width and device central potential model, the threshold voltage of the device is obtained. Exploration has been made for different variations of the depletion width depending on the gate to source voltage, gate oxide thickness, and different gate dielectric materials. For a 0.6 V gate bias, a 4 nm depletion width is achieved. The threshold voltage variation is obtained and analyzed by considering different drain voltages, doping concentrations, temperatures, and work functions. The device at 1019 cm – 3 doping concentration, 300 K temperature, and 5.4 eV work function with a drain voltage of 1 V allows a threshold voltage of 0.47 V. |
Appears in Collections: |
Журнал нано- та електронної фізики (Journal of nano- and electronic physics) |
Views
Canada
2784745
Germany
51
India
74147318
Ireland
2571
Singapore
1
South Korea
714160
Ukraine
37192718
United Kingdom
119064
United States
74147315
Unknown Country
238127
Downloads
Bangladesh
1
Canada
1
China
16547936
Germany
1
India
74147319
Saudi Arabia
1
Singapore
74147312
South Korea
1428319
Taiwan
1
Ukraine
714159
United States
74147314
Unknown Country
1
Vietnam
1
Files
File | Size | Format | Downloads |
---|---|---|---|
Raibaruah_jnep_4_2022.pdf | 394.38 kB | Adobe PDF | 241132366 |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.