Power and Threshold Voltage Analysis of 14 nm FinFET 12T SRAM Cell for Low Power Applications

Abstract

Вбудовані модулі SRAM є обов’язковими компонентами сучасних SoCs. У зв’язку зі збільшенням популярності портативних пристроїв із живленням від акумуляторів останнім часом багато уваги приділяється конструкціям мікросхем із низьким енергоспоживанням. Традиційні конструкції комірок SRAM є водночас енергоємними та неефективними в цю нову еру швидкісних мобільних обчислень. Дане дослідження зосереджено на розсіюванні потужності операцій читання та запису 12T SRAM комірки 14 нм FinFET при різних температурах. Розсіювання потужності запропонованої SRAM комірки було розраховано та порівняно з розсіюванням різних існуючих технологій. Модель BSIM4 із коротким каналом пропонується як 12T SRAM комірка 14 нм FinFET. Розсіювана потужність запропонованої 12T SRAM комірки становила 7,430 мкВт для читання та 12,278 мкВт для запису при температурі 45 °C. Рекомендована SRAM комірка мала нижчу розсіювану потужність. Однак порогова напруга поступово знижувалася, оскільки розмір FinFET було зменшено з 65 до 14 нм. Для моделювання 14 нм FinFET використовувалися інструменти DSCH 3.8 і Microwind 3.8.

Embedded SRAM units are required components in today's SoCs. Due to the increased popularity of portable battery-powered devices, low-power IC design has become a focus in recent years. Traditional SRAM cell designs are both power-hungry and underperforming in this new era of speedy mobile computing. This research focuses on the power dissipation of 14 nm FinFET 12T SRAM read and write operations at various temperatures. The power dissipation of the suggested SRAM cell was calculated and compared to that of various existing technologies. A BSIM4 model with a short channel is offered as the proposed 14 nm FinFET 12T SRAM cell. The proposed 12T SRAM power dissipation was 7.430 µw for reading and 12.278 µw for writing operations at 45 °C. The recommended SRAM cell had a lower power dissipation. However, the threshold voltage was gradually reduced as the FinFET transistor was scaled down from 65 to 14 nm. For 14 nm FinFET simulations, the DSCH 3.8 and Microwind 3.8 tools were used.