Implementation and Analysis of an L-Shaped Tunnel Field Effect Transistor by Incorporating Gate and Oxide Engineering

Abstract

У статті пропонується L-подібний тунельний польовий транзистор (TFET) з переважним тунельним струмом вздовж області затвора з використанням затвору та оксидної інженерії, а електричні характеристики транзистора досліджуються з використанням моделювання TCAD. Міжзонне тунелювання (BTBT) відбувається поблизу області затвора, а L-подібна структура призначена для придушення кутового тунелювання. Структура затвора із потрійним матеріалом (TM) сформована з трьома різними роботами виходу (WFs), а характеристики струму стоку змодельовані та порівняні з L-подібним TFET із затвором з одного матеріалу (SM). Структура моделюється та порівнюється з використанням різних діелектричних оксидів. Підпороговий нахил визначено для різних напруг і складає 40 mV/dec. Аналіз виконано за допомогою моделі slotboom для визначення впливу концентрації легуючої домішки на звуження забороненої зони в областях витоку/стоку. Основна мета роботи полягає в тому, щоб звести до мінімуму підпорогове коливання (SS), зменшити струм витоку та збільшити відношення струмів ION/IOFF шляхом зміни параметрів та моделювання за допомогою інструменту автоматизованого проектування Sentaurus TCAD. Нова структура формується із застосуванням затвора та оксидної інженерії. Існуючі параметри змінюються, а продуктивність покращується за рахунок меншого підпорогового нахилу, меншого струму витоку та більшого відношення струмів ION/IOFF.

In this paper, an L-shaped tunnel FET (TFET) with the dominant tunneling current along the gate region with gate and oxide engineering is proposed and its electrical characteristics are investigated using TCAD simulations. The band-to-band tunneling (BTBT) takes place near the gate region and the L-shaped structure is to suppress corner tunneling. A triple material (TM) gate structure is formed with three different work functions (WFs) and the drain current performance is simulated and compared with single material (SM) gate L-shaped TFET. The structure is simulated and compared with different dielectric oxides. The subthreshold slope is determined for various voltages, and it gives 40 mV/dec. The analysis is done by the slotboom model for considering impact of doping concentration on energy bandgap narrowing in source/drain regions. The main objective is to minimize the subthreshold swing (SS), reduce leakage current and increase the ON to OFF current ratio by varying the parameters and simulating using Sentaurus Technology Computer Aided Design (TCAD) tool. A new structure is formed with oxide and gate engineering. The existing parameters are varied, and the performance is improved with less subthreshold slope, less leakage current and increase in the ION to IOFF current ratio.