Impact of Device Sizing on Electrical Properties of DG-SOI-MOSFET Using Octave Software

Abstract

Пристрій SOI-MOSFET із подвійним затвором (DG) розглядається як наступне покоління схем VLSI. У роботі ми показуємо вплив мініатюризації на попит та проблеми симетричної планарної конструкції DG-SOI-MOSFET низької потужності та високої продуктивності. Застосовуючи графічний підхід, який використовувався раніше і складається з чисельного моделювання, дійсного для всіх умов зсуву, від підпорогової до сильної інверсії та від лінійної до насичення, ми візуалізували еволюцію характеристик передачі, а також вихідних і електричних характеристик і вихідної провідності шляхом зміни кожного з параметрів незалежно: товщини оксиду (tox), довжини (L) і ширини каналу (W). Отримані результати дозволили перевірити, як кожен параметр впливає на різні електричні властивості DG-SOI-MOSFET. Було виявлено, що L, W і tox значним чином впливають на зазначені властивості, а даний транзистор також включає ефекти модуляції довжини каналу (CLM) та індуковане стоком зниження бар'єру (DIBL). Це дослідження показало здатність передбачити електричну поведінку DG-SOI-MOSFET за його геометричними розмірами та можливість вибору оптимальних розмірів для забезпечення високої продуктивності цього транзистора як в аналогових, так і в цифрових схемах.

Double-gate (DG) SOI-MOSFET device is regarded as the next generation of VLSI circuits. In this paper, we show the impact of miniaturization on the demand and challenges of the undoped-body symmetric DG-SOI-MOSFET planar design for low power and high performance. By exploiting the graphical approach used previously, which consists of numerical simulations valid for all bias conditions, from subthreshold to strong inversion and from linear to saturation operation, we visualized the evolution of the transfer, output and electrical characteristics and output conductance by varying each of the parameters independently: oxide thickness (tox), channel length (L) and channel width (W). The results obtained allowed to verify how each dimension affects different electrical properties of the DG-SOI-MOSFET. It was found that L, W and tox significantly influence these properties, as well as this transistor includes the channel length-modulation (CLM) and drain induced barrier lowering (DIBL) effects. This study showed the ability to predict the electrical behavior of the DG-SOI-MOSFET by its geometrical dimensions, and the possibility of choosing the optimal dimensions to ensure high performance of this transistor in both analog and digital circuits.