Implementation of a Linearly Graded Binary Metal Gate Work Function VTFET with Air Pocket

Abstract

У статті досліджено лінійно градуйовані характеристики роботи виходу (LG-W) за допомогою композиції затворного електрода із бінарного металевого сплаву aσb1 – σ у стеку high-k затворів із діелектричною кишенею у вертикально орієнтованому FET (VTFET). Пристрій VTFET побудовано з використанням затворного електрода з бінарного металевого сплаву з лінійно градуйованою роботою виходу та повітряною кишенею. Пропоновані показники ефективності конструкції оцінюються та порівнюються з сучасними аналогами. Інтеграція LG-W з VTFET із стеком затворів разом із повітряною кишенею (SG-LG-VTFET із повітряною кишенею) показує покращення продуктивності за допомогою таких показників, як струм увімкнення пристрою (ION), підпорогове коливання (SS), міжелектродна провідність (gm), а також ефективність генерації міжелектродної провідності (TGE). SG-LG-VTFET з повітряною кишенею генерує SS, рівний 13,92 мВ/дек. Крім того пристрій демонструє вищий ION (3,6∙10 – 5 А/мкм) із співвідношенням ION/IOFF, що складає 1012. Завдяки включенню LG-W і повітряної кишені спостерігається вузький вигин смуги, що призводить до більш високого тунелювання та крутішого SS. Багатошаровий high-k діелектричний матеріал підсилює ємнісний зв’язок. Продуктивність пристрою порівнюється з продуктивністю пристрою VTFET за відсутності діелектричної кишені. Діелектрична кишеня збільшує електричне поле, що є бажаним явищем для збільшення струму ION. Для майбутніх застосувань можливе масштабування SS, що може збільшити швидкість тунелювання електронів.

In the present paper, the linearly graded work function (LG-W) characteristics are explored by using binary metal alloy aσb1 – σ gate electrode composition in a high-k gate stack with a dielectric pocket in vertically aligned TFET (VTFET). The VTFET device is constructed using a binary metal alloy gate electrode with a linearly graded work function and an air pocket. The proposed structure performance metrics are evaluated and compared to the state-of-the-art. The integration of LG-W with gate-stack VTFET along with air pocket, namely SG-LG-VTFET with air pocket, reveals performance improvement via metrics such as device ON-current (ION), subthreshold swing (SS), transconductance (gm) as well as transconductance generation efficiency (TGE). SG-LG-VTFET with air pocket generates SS of 13.92 mV/dec. Further, the device exhibits a higher ION (3.6∙10 – 5 A/µm) with an ION/IOFF ratio of 1012. Due to the inclusion of the LG-W and air pocket, a narrow band-bending is observed, thus resulting in higher tunneling and steeper SS. A high-k stacked dielectric material enhances the capacitive coupling. The performance of the device is compared with the VTFET device in the absence of a dielectric pocket. The dielectric pocket increases the electric field, which is a desirable phenomenon for increasing the ON-current. For future applications, the scaling in SS is further possible that can increase the electron tunneling rate.