An Improved Low Power Sense Amplifier Using Level Restoration Technique at 32 nm Technology

Abstract

Підсилювачі чутливості (SA) є важливими в периферійних схемах статичної пам’яті з довільним доступом (SRAM). Вони підвищують швидкість роботи, мінімізують енергоспоживання та скорочують час доступу. У цьому документі представлено модифікований і вдосконалений підсилювач чутливості в режимі напруги з подвійним перемикачем відновлення рівня (DSLR-VMSA). Робоча напруга 1,8 В і технологічний вузол 32 нм використовувалися для моделювання конструкції, що демонструє чудову продуктивність DSLRA-SA. Примітно, що ця вдосконалена схема забезпечує споживання електроенергії 6,7 мкВт, що вдвічі менше, ніж у звичайного підсилювача фіксації напруги з крос-зв’язком (CCVLSA). Показники енергії та затримки також демонструють помітні покращення. Дослідження включає поглиблений аналіз, такий як аналіз розмірів і температури, а також оцінки впливу транзисторів в режимі сну, щоб підтвердити покращену продуктивність SA. Включення транзисторів в модифіковану конструкцію додатково зменшує потужність, затримку та споживання енергії, значно підвищуючи загальну продуктивність. Результати підкреслюють придатність і перевагу вдосконаленої SA, особливо для додатків CMOS SRAM з низьким енергоспоживанням.

Sense amplifiers (SA) are essential in the peripheral circuitry of Static Random Access Memory (SRAM). They enhance operational speed, minimize power consumption, and reduce access time. This paper introduces a modified and enhanced Dual Switch Level Restoration Voltage-mode Sense Amplifier (DSLR-VMSA). An operational voltage of 1.8 V and a 32 nm technology node were used to simulate the designreveals DSLRA-SA's superior performance. Notably, this improved circuit achieves a power consumption of 6.7 uW, half that of the conventional Cross-Coupled Voltage Latch Sense Amplifier (CCVLSA). Energy and delay metrics also exhibit marked improvements. The study includes in-depth analyses such as Dimension and Temperature analyses, as well as evaluations on the impact of sleep transistors, to validate the enhanced SA's performance. Incorporating sleep transistors in the modified design further reduces power, delay, and energy consumption, significantly enhancing overall performance. The results underscore the suitability and superiority of the improved SA, particularly for low-power CMOS SRAM applications.