An Improved Low Power Sense Amplifier Using Level Restoration Technique and Performance Comparison with Existing Sense Amplifier Topologies at 32 nm Technology

Abstract

Підсилювачі зчитування (SA) є важливими в периферійних схемах статичної оперативної пам'яті (SRAM). Вони підвищують швидкість роботи, мінімізують споживання енергії та зменшують час доступу. У цій статті представлено модифікований та вдосконалений підсилювач зчитування з подвійним перемиканням рівнів напруги відновлення (DSLR-VMSA). Для моделювання конструкції використовувалися робоча напруга 1,8 В та 32-х наномтеровий технологічний вузол. Порівняльний аналіз з усталеними топологіями підсилювачів зчитування за такими параметрами, як споживання енергії, енергоефективність, затримка та струмові характеристики, показує переважну продуктивність DSLRA-SA. Примітно, що ця вдосконалена схема досягає споживання енергії 6,7 мкВт, що вдвічі менше, ніж у звичайного підсилювача зчитування з перехресним зв'язком напруги та фіксацією (CCVLSA). Показники енергії та затримки також демонструють помітні покращення. Дослідження включає поглиблений аналіз, такий як розмірний, метод Монте-Карло та температурний аналіз, а також оцінку впливу транзисторів сну, для підтвердження продуктивності покращеного підсилювача сну. Включення транзисторів сну в модифіковану конструкцію додатково зменшує споживання енергії, затримку та енергоспоживання, значно підвищуючи загальну продуктивність. Результати підкреслюють придатність та перевагу покращеного SA, особливо для застосувань малопотужних CMOS SRAM.

Sense amplifiers (SA) are essential in the peripheral circuitry of Static Random Access Memory (SRAM). They enhance operational speed, minimize power consumption, and reduce access time. This paper introduces a modified and enhanced Dual Switch Level Restoration Voltage-mode Sense Amplifier (DSLRVMSA). An operational voltage of 1.8 V and a 32 nm technology node were used to simulate the design. Comparative analysis with established sense amplifier topologies on parameters such as power consumption, energy efficiency, delay, and current characteristics reveals DSLRA-SA's superior performance. Notably, this improved circuit achieves a power consumption of 6.7 uW, half that of the conventional Cross-Coupled Voltage Latch Sense Amplifier (CCVLSA). Energy and delay metrics also exhibit marked improvements. The study includes in-depth analyses such as Dimensional, Monte Carlo, and Temperature analyses, as well as evaluations on the impact of sleep transistors, to validate the enhanced SA's performance. Incorporating sleep transistors in the modified design further reduces power, delay, and energy consumption, significantly enhancing overall performance. The results underscore the suitability and superiority of the improved SA, particularly for low-power CMOS SRAM applications.