Please use this identifier to cite or link to this item: http://essuir.sumdu.edu.ua/handle/123456789/74405
Or use following links to share this resource in social networks: Recommend this item
Title Design and Analysis of Ternary D-Latch Using CNTFETs
Other Titles Розробка та аналіз трирівневого D-тригеру на базі польового транзистору з вуглецевих нанотрубок
Authors Anirban, Banerjee
Vikash, Prasad
Debaprasad, Das
Keywords CNTFET
MVL
трирівневий
D-тригер
час насичення та утримання
ternary
D-latch
setup and hold time
Type Article
Date of Issue 2019
URI http://essuir.sumdu.edu.ua/handle/123456789/74405
Publisher Sumy State University
License
Citation Anirban, Banerjee Design and Analysis of Ternary D-Latch Using CNTFETs [Текст] = Розробка та аналіз трирівневого D-тригеру на базі польового транзистору з вуглецевих нанотрубок / B. Anirban, P. Vikash, D. Debaprasad // Журнал нано- та електронної фізики. - 2019. - Т. 11, № 4. - 04011. - DOI: 10.21272/jnep.11(4).04011.
Abstract Інтегральні мікросхеми базуються на використанні бінарної логіки. Однак останні два десятиліття складність мікросхем невпинно зростала. Це призвело до великої площі чіпів через велику кількість з'єднань. Отже, великі паразитні ємності, пов'язані з взаємозв'язками, зменшили швидкість і збільшили розсіювання потужності. Ці проблеми можна подолати за допомогою багатозначної логіки (MVL). Для проектування цифрових схем на основі MVL необхідно контролювати порогову напругу пристроїв в залежності від логічних рівнів. Польовий транзистор з вуглецевих нанотрубок (CNTFET) є одним з таких пристроїв, який підходить для схем MVL, оскільки порогову напругу CNTFET можна легко контролювати шляхом зміни діаметра вуглецевих нанотрубок (CNTs). Діаметр вуглецевої нанотрубки (CNT) контролюється зміною її хіральності. Трирівнева логіка має три логічних рівня і є однією з перспективних багатозначних логік. У даній роботі ми розробили D-тригер на основі трирівневої логіки на базі CNTFET. Охарактеризовано часи встановлення та утримання D-тригеру. Проаналізовано також час затримки і потужність.
Integrated circuit (IC) chips are designed using binary logic. However, over the last two decades the complexity of IC chips has become manifold. This has resulted in large chip area due to large number of interconnections. Hence, large parasitics associated with the interconnections have reduced the speed and increased the power dissipation. These problems can be overcome using multi-value logic (MVL). To design digital circuits based on MVL, it is required to control the threshold voltage of the devices depending on the logic levels. Carbon nanotube field effect transistor (CNTFET) is one such emerging device which is suitable for MVL circuits as the threshold voltage of CNTFET can easily be controlled by changing the diameter of the carbon nanotubes (CNTs). The diameter of the carbon nanotube (CNT) is controlled by varying the chirality of the CNT. Ternary logic is one of the promising multi-value logics where there are three logic levels. In this paper, we have designed a D-latch based on ternary logic using CNTFET. The setup and hold times for the D-latch have been characterized. The delay and power have also been analyzed.
Appears in Collections: Журнал нано- та електронної фізики (Journal of nano- and electronic physics)

Views

Netherlands Netherlands
463
Sweden Sweden
1
Ukraine Ukraine
212
United Kingdom United Kingdom
926
United States United States
232
Unknown Country Unknown Country
17

Downloads

India India
1
Ukraine Ukraine
211
United Kingdom United Kingdom
1
United States United States
1
Unknown Country Unknown Country
10

Files

File Size Format Downloads
Anirban_Banerjee_jnep_4_2019.pdf 431,33 kB Adobe PDF 224

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.