Design and Implementation of Charge Plasma Based Dopingless MBCFET Using Ultrathin Ge for Low Power Application

Abstract

У цій роботі представлено нову стратегію підвищення рухливості електронів шляхом використання надтонкої чистої підкладки Si/Ge/Si в багатомостовому канальному MOSFET-транзистори на основі зарядової плазми без легування. Завдяки інтеграції надтонких шарів чистого Ge з багатомостовою архітектурою каналів, керованою зарядовою плазмою, запропонований підхід максимізує ефективність транспортування носіїв заряду. Використовуючи концепцію зарядової плазми, труднощі хімічного легування зменшуються для субнанометрових пристроїв. Конструкція пристрою включає пряме осадження надтонких шарів кристалів Ge на об'ємну кремнієву пластину, інтегровану з кількома мостовими каналами для покращення продуктивності MOSFET. Результати дослідження підкреслюють помітні покращення, включаючи покращену рухливість електронів, мінімізований гістерезис та чудові вольт-амперні характеристики. Ця інтегрована методологія забезпечує точне керування затвором, оптимізовану динаміку носіїв та загальну покращену продуктивність транзисторів, прокладаючи шлях для досягнень наступного покоління напівпровідникових технологій. Враховуючи, що транзистори є основою напівпровідникової технології, їх еволюція значно сприяла мініатюризації та ефективності сучасних електронних систем. Було проведено комплексний аналіз динаміки носіїв заряду з використанням моделі рухливості Ломбарді, доповненої механізмами рекомбінації Шоклі-Ріда-Холла (SRH) та Оже-рекомбінації для врахування рекомбінації неосновних носіїв. Було проведено аналіз інверторної та 6T SRAM. Результати порівняння інверторної, читальної та записуючої пам'яті показують кращу продуктивність, коли Ge включено між кремнієвим матеріалом.

This work introduces a novel strategy to enhance electron mobility by leveraging an Ultrathin Pure Si/Ge/Si Substrate within a Charge Plasma-Based Dopingless Multi-Bridge Channel MOSFET. By integrating ultra-thin pure Ge layers with charge plasma-driven multi-bridge channel architecture, the proposed approach maximizes carrier transport efficiency. By using charge plasma concept, the chemical doping difficulties are reduced for sub nano meter devices.The device design involves the direct deposition of ultra-thin Ge crystal layers onto a bulk Si wafer, integrated with multiple bridge channels to improve MOSFET performance. The findings highlight notable improvements, including enhanced electron mobility, minimized hysteresis, and superior I-V characteristics. This integrated methodology ensures precise gate control, optimized carrier dynamics, and overall superior transistor performance, paving the way for next-generation semiconductor advancements. Given that transistors serve as the cornerstone of semiconductor technology, their evolution has significantly contributed to the miniaturization and efficiency of modern electronic systems. A comprehensive analysis of carrier dynamics was conducted using the Lombardi mobility model, complemented by Shockley-Read-Hall (SRH) and Auger recombination mechanisms to account for minority carrier recombination. Inverter and 6T SRAM analysis have been done. The both inverter, read and write comparison results shows the better performance when Ge is incorporated in between silicon material.